Синтезатор частот

 

Использование: в различных радиотехнических установках и в радиоизмерительной технике. Сущность изобретения: синтезатор частот миллиметрового диапазона содержит электрически управляемый генератор, опорный синтезатор, гармониковый смеситель, первый, второй делители частоты, квадратурный фазовый детектор, цифровой фазовый детектор, интерполяционный синтезатор, устройство контроля, генератор прямоугольных сигналов, две схемы управления. 11 ил.

Изобретение предназначено для использования в различных радиотехнических установках и в качестве самостоятельного прибора, в частности в радиоизмерительной технике.

Известны устройства, в которых для создания синтезатора частот миллиметрового диапазона с широкой полосой кольца ФАП и малым временем установки нового значения частоты, обусловленного работой кольца фазовой автоподстройки частоты (ФАПЧ) генератора миллиметрового диапазона, не более нескольких миллисекунд в его структурную схему вводят цифровой фазовый детектор (ЦФД), осуществляющий целенаправленный поток частоты, и элементы автоматики, управляющие работой ЦФД и КФД.

Целью изобретения является повышение быстродействия установки нового значения частоты, уменьшение уровня помех в выходном сигнале, обеспечение работы синтезатора в жестких условиях эксплуатации.

Это достигается тем, что в синтезатор, содержащий электрически управляемый генератор, первый выход которого является выходом синтезатора, а второй выход соединен с первым входом смесителя, второй вход которого подключен к опорному синтезатору, а выход соединен с первым входом квадратурного фазового детектора и через первый делитель частоты подключен к первому входу цифрового фазового детектора, второй вход которого соединен через второй делитель частоты с первым выходом интерполяционного синтезатора частот, второй выход которого подключен к второму входу квадратурного фазового детектора, а выход цифрового фазового детектора соединен с первым входом первой схемы управления, выход которой подключен к входу электрически управляемого генератора, дополнительно введены последовательно соединенные устройство контроля, генератор прямоугольных сигналов (ГПК) и вторая схема управления, второй вход которой подключен к первому выходу квадратурного фазового детектора, второй выход которого соединен с входом устройства контроля, выход второй схемы управления подключен к второму входу первой схемы управления, а второй выход ГПК подключен к входам управления первого и второго делителей частоты, выполненных по схеме, обеспечивающей возможность их запирания, и цифрового фазового детектора.

На фиг.1 приведена структурная схема предлагаемого синтезатора; на фиг.2 значения, которые может принимать частота ГЭУ1 при заданных значениях f₇ и f₁₀; на фиг.3-5 электрическая схема первого и второго делителей частоты; на фиг. 6 и 7 электрическая схема ЦФД6; на фиг.8 электрическая схема УК9; на фиг. 9 электрическая схема ГПК10; на фиг.10 электрическая схема СУРП11; на фиг.11 электрическая схема СУ12.

Предлагаемый синтезатор содержит (см. фиг.1) 1 (ГЭУ) электрически управляемый генератор; (ГЭУ) 1, опорный синтезатор 2, (ОС), гармониковый смеситель (стробпреобразователь) (ГС) 3, первый делитель частоты (ДЧ) 4, квадратурный фазовый детектор (КФД) 5, цифровой фазовый детектор (ЦФД) 6, второй делитель частоты (ДЧ) 7, интерполяционный синтезатор частот (СЧИ) 8, устройство контроля (состояния системы ФАП) (УК) 9, генератор прямоугольных колебаний, (сигналов) ГПК 10, вторая схема управления размыканием (СУРП) 11, петли ФАП, первая схема управления (СУ) 12.

Структурная схема предлагаемого синтезатора частот включает: ГЭУ1, первый выход которого является выходом синтезатора, второй выход соединен с первым входом ГС3, второй вход которого подключен к выходу ОС2, а выход соединен соответственно с первым входом ДС4 и КФД5; выход ДЧ4 подключен к первому входу ЦФД6, второй вход которого через ДЧ7 соединен с первым выходом СЧИ8, второй выход которого подключен к второму входу КФД5, синусоидальный (второй) выход которого соединен через УК9 с входом управления ГПК10, второй выход которого подключен к управляющим входам ДЧ4, ЦФД6 и ДЧ7, а первый выход соединен с управляющим (первым) входом СУРП11, второй вход которой подключен к косинусоидальному (первому) выходу КФД5, а выход соединен с вторым входом СУ12, первый вход которой соединен с выходом ЦФД6, а выход подключен к входу управления ГЭУ1.

Работает синтезатор частот следующим образом. При установке нового значения частоты при отсутствии режима захвата в кольце ФАП на вход УК9 подается напряжение, среднее значение которого равно 0. На выходе УК9 вырабатывается в этом случае управляющее напряжение, которое открывает ГПК10. Во время первого полупериода колебания ГПК10 на его выходах устанавливаются напряжения, одно из которых разрывает с помощью СУРП 11 петлю ФАП, а второе открывает делителя частоты ДЧ4 и 7, т.е. замыкается кольцо цифровой фазовой стабилизации частоты с помощью ЦФД6. По истечении времени, равного полупериоду колебаний, когда произошло срабатывание кольца цифровой фазовой автоподстройки с точностью до 2π вместе с изменением состояния ГПК10 производится запирание кольца цифровой фазовой стабилизации включение кольца ФАП с КФД5. Производится захват частоты. На синусоидальном выходе КФД5 появляется постоянное напряжение определенного знака, характеризующее устойчивое состояние кольца ФАП. Это напряжение вызывает появление на выходе УК9 такого напряжения, которое запирает ГПК10. Запирание ГПК10 фиксирует его состояние, при котором сохраняется замкнутым кольцо ФАП. При этом состояние замкнутого кольца ФАП сохраняется. Запертое состояние делителей частоты обеспечивает разорванное состояние кольца цифровой стабилизации частоты. Поэтому сигналы на входах ЦФД6 отсутствуют, что предотвращает попадание паразитных сигналов частоты сравнения на вход СУ12. Обеспечивается также режим захвата частоты в кольце ФАП при нулевой начальной расстройке, что исключает возможность захвата при различных значениях фазовой расстройки.

Пpоведем оценку времени, необходимого для реализации времени срабатывания цифровой фазовой автоподстройки. Вводят обозначения ϕ ϕ_г ϕ₁ ϕ₂ нетрудно видеть, что система цифровой фазовой автоподстройки описывается уравнением: Pϕ Ω₁E Ω_н (1) где Ω₁ шаг изменения частоты ГЭУ; Ω_н начальная расстройка; N коэффициент деления ДЧ.

E ненормированная характеристика ЦФД.

Отсюда dt (2) Проинтегрируем левую часть в пределах от 0 до значения ϕ_oсоответствующего условию Ω_н (3)
а правую от 0 до ΔТ, получим
ΔT (4)
С целью аналитического решения выражения 4 введем упрощение, положив приближенно
E ≈
(5)
Заменив ступенчатую функцию линейной, что справедливо при большом количестве ступеней (малой величине ступени). Вместо выражений (3), (4), получим
ϕ_o 2Nπ· (6)
ΔT (7)
Нетрудно видеть, что решение (6), (7) расходится ( ΔT _→ ∞ ). Поэтому исключим последний шаг работы системы, т.е. заменим ϕ_o на ϕ_o^I где
2N 1
(8)
Тогда из выражения (7) получим
ΔT ln
(9)
Поскольку максимальная величина γ должна соответствовать максимальному количеству точек (шагов), которое обеспечивает ЦАП. Отсюда, заменяя циклическую частоту Ω₁ линейной F₁, вводят значение n_o (максимальная разрядность ЦПА), получим
ΔT_макс= ln n_o
(10)
Величина коэффициента деления N определяется как отношение величины максимальной ПЧ к максимальной частоте, на которой может работать ЦФД. Полагая максимальную ПЧ равной 1000 МГц, максимальную частоту равной 5 МГц, получим N 200.

Величина F₁ определяется из соображения, что ее величина должна быть меньше полосы захвата системы ФАП; положим ее равной 2 МГц (при ширине полосы кольца ФАП 5-7 МГц).

Величина n_o определяется как отношение максимальной начальной расстройки к шагу, т.е. n_o 500.

Отсюда для ΔТ_макс получим величину 0,8 мс. Снижение указанной величины может быть достигнуто увеличением быстродействия ЦФД и снижением величины начальной расстройки, что позволит снизить величину N.

Устанавливая длительность полупериода ГПК10 равной 1 мс и учитывая, что время захватывания частоты кольцом ФАП обратно пропорционально ширине его полосы, т.е. равно нескольким долям микросекунды, можно получить быстродействие всей системы, равное 2 мс.

Рассмотрим теперь область расстроек частоты ГЭУ1, при которых наступает синхронизация в системе цифровой фазовой синхронизации.

На фиг. 2 цифрами от 1 до 13 отмечены значения, которые может принимать частота ГЭУ1 при заданных значениях опорной частоты f₇ f₁М, основной частоты f₁₀ f₁M + f₂, при которой происходит синхронизация, и зеркальной частоты f₄ f₁M f₂. Если частота ГЭУ1 принимает значение от 4 (справа) до 12, то имеет место установление режима синхронизации. Процесс происходит в направлениях, указанных стрелками. В том случае, когда сигнал ПЧ отсутствует (значения 1,6,8), движение происходит слева направо, поскольку при отсутствии сигнала на одном из входов СВРЧ, входящей в ЦФД, она работает так, что воспринимает отсутствие сигнала как сигнал, частота которого меньше частоты опорного сигнала. Предполагается также, что характеристика ПФД симметрична относительно нуля, т.е. позволяет выбирать (компенсировать) как положительные, так и отрицательные начальные расстройки частоты.

В этом случае, если начальное положение частоты соответствует значениям 2, 3 движение происходит влево. Однако после того, как значение частоты выходит за полосу ПЧ зеркального канала, ЦФД воспринимает это как отсутствие сигнала и начинает увеличивать частоту, что приводит к движению вправо. Попадание частоты сигнала в участок 2-4 при условии, что возможность изменения частоты вниз больше половины полосы усилителя ПЧ, становится недопустимым.

Однако, если возможность изменения частоты генератора вниз меньше половины полосы П_ПЧ, то при движении частоты вниз произойдет переворот знака напряжения ЦФД и начнется движение частоты вниз. Аналогично в случае, если начальное значение частоты соответствует положению 13, при котором сигнал отсутствует, начинается движение частоты вверх и переворот знака напряжения ЦФД с последующим движением слева направо, если частота не попадает в участок 2-4.

Обозначим Δ f_∓ возможность изменения частоты вниз и вверх. F_∓ возможная начальная расстройка частоты вниз и вверх (равная нулю расстройка соответствует частоте f₇). Очевидно, что правильной работы схемы должны выполняться условия Δ f_- F₊ и Δ f₊ F_-. Кроме того, для случая, когда при установке нового значения частоты ГПК10 не устанавливает начальное положение ЦФД, имеет соотношение
Δf_-+F_-= 2f₂+
(11)
Отсюда для случая F_- F₊ имеем
F₊= F_-= f₂+
(12)
Если f₂ 400 МГц и П_пч 800 МГц, получим F_± 600 МГц. В Том случае, если при установке нового значения частоты ГПК10 производит начальную установку частоты, имеем
F_- 2f₂ (13)
При этом всегда движение частоты происходит вверх до установки синхронизации. F₊ определится из условия
-Δf_-= 2f₂
(14)
Отсюда
Δf_-+ F₊ 2f₂+
(15)
При f₂ 400 МГц и П_пч 800 МГц имеем F_- 800 МГц и F₊ 1200 МГц. Это доказывает возможность расширения полосы начальных расстроек для случая установки начального значения ЦФД.

Практические электрические схемы, по которым могут быть выполнены ДЧ4 и 7, ЦФД 6, УК9, ГПК10, СУРП 11 и СУ12, приведены на фиг.3-11.

Электрическая принципиальная схема делителя частоты приведена на фиг. 3-5. Она состоит из двух модулей с коэффициентами деления, равными 16 каждый. Входной синусоидальный сигнал подается на вход Х1, при этом с выходного разъема 2 снимается сигнал с уровнями ЭСЛ частотой, поделенной на 16 относительно частоты входного сигнала. На разъем 1 подается управляющее напряжение U_вх, позволяющее запереть выходной делитель частоты.

Электрическая принципиальная схема ЦФД приведена на фиг.6 и 7. На вход 1 подается напряжение U_вх1, снимаемое с разъема 2 ДЧ4, а на вход 2 напряжение U_вх2 с разъема 2 ДЧ7. При этом с разъема 4 ЦФД снимается напряжение U_вых, пилообразно изменяющееся в положительном направлении, если частота сигнала на входе 1 больше, чем частота сигнала на входе 2. На вход 3 подается управляющее напряжение U_вх3, позволяющее установить ЦФД 6 начальное (нулевое) состояние.

Электрическая принципиальная схема УК9 с пояснением принципа работы приведена на фиг.8. На разъем 1 подается напряжение U_вх синусоидального выхода КФД5. Напряжение выхода U_вых снимается с выходного разъема 2.

Электрическая принципиальная схема ГПК10 приведена на фиг.9. На разъем 1 подается напряжение U_вх с выходного разъема 2 УК9. С выходного разъема 2 напряжение U_вых1 подается на управляющий вход СУРП11, а с выходного разъема 3 напряжение U_вых2 подается на входные разъемы 1 ДЧ4 и 7 и на входной разъем 3 ЦФД 6.

СУРП 11, электрическая схема которой приведена на фиг.10, представляет собой микросхему 590КН13, при подаче управляющего напряжения на вход 1 происходит разрыв канала, связывающего входное напряжение U_вх (разъем 2) и U_вых (разъем 3). Суммирующее устройство СУ12 собрано по схеме, представленной на фиг.11 на разъем 1 подается напряжение с СУРП, а на разъем 2 входное напряжение с ЦФД.

Работает устройство следующим образом.

При установке нового значения частоты, подаваемой на вход УК9, напряжение с синусоидального выхода КФД5 анализируется УК9. При нормальном режиме синхронизации это напряжение положительно и равно приближению 0,2-0,3В. В том случае, если синхронизации нет или имеет вместо синхронизация на зеркальной ПЧ, это напряжение (среднее значение) равно 0 или отрицательно. В последнем случае с выхода (разъем 2) УК9 снимается сигнал логического "0". Этот сигнал, подаваемый на разъем 1 ГПК10, открывает ГПК10 (на контакте 4 микросхемы D 2.1 появляется нулевое напряжение, которое на время первого полупериода колебаний ГПК10 запирает микросхему D1; при этом изменение U_вх не влияет на состояние ГПК). На выходных разъемах 1 и 2 формируются напряжения логической "1". Напряжение U_вых1 подается на управляющий вход СУРП11, разрывая канал передачи, напряжение на выходном разъеме 3 становится равным 0.

Напряжение U_вых2 с ГПК10 подается на разъем 1 ДЧ4 и 7 и разъем 3 ЦФД 6. При этом происходит отпирание ДЧ и установка в "0" реверсивного счетчика ЦФД6, т. е. U_вых, снимаемое с разъема 4 ЦФД6, устанавливается в "0". Происходит срабатывание цифровой ФАП.

После окончания первого полупериода колебания ГПК10 на контакте 4 микросхемы D2.1 напряжение становится равным логической "1". Это приводит к появлению на разъеме 2 ГПК10 напряжения, равного логическому "0". Напряжение на разъеме 3 также становится равным логическому "0". Это приводит к запиранию ДЧ 4 и 7 и открыванию кольца ФАП (подача управляющего напряжения логического "0" на СУПР11 замыкает канал связи разъемов 2 и 3 на фиг.10). Происходит синхронизация частоты генератора. Напряжение на синусоидальном выходе КФД становится положительным и равным 0,2-0,3В. Это напряжение, подаваемое на разъем 1 УК9, приводит к появлению на его выходном разъеме 2 напряжения, равного логической "1". Это напряжение, подаваемое на разъем 1 ГПК10, создает на выходе микросхемы D1 (контакт 12) вместе с напряжением, снимаемым с контакта 4 микросхемы D2.1, также равным логической "1", напряжение, равное логическому "0". Это устанавливает ГПК10 в состояние, когда колебания отсутствуют, и его состояние сохраняется. Аналогичным образом осуществляется синхронизация частоты при случайных сбоях в системе.

Изобретение использовано при создании первых отечественных синтезаторов частот миллиметрового диапазона. В настоящее время разработан комплект синтезаторов частот (три прибора на поддиапазоны частот 37,5-53,57, 53,57-78,33 и 78,33-118,1 ГГц), в котором в качестве задающего генератора используется ЛОВ. Предлагаемое решение проверено экспериментально и позволило снизить время срабатывания кольца ФАП генератора миллиметрового диапазона до 2 мс, одновременно снизив требования к точности установки частоты ЛОВ, что позволило получить в синтезаторе быстродействие установки нового значения частоты 10мс и обеспечить подавление помех в выходном сигнале 50-60 дБ (вместо, соответственно, 40 мс и 40 дБ у синтезатора модели 4785ХН фирмы Нughes).

Формула изобретения

СИНТЕЗАТОР ЧАСТОТ, содержащий электрически управляемый генератор, первый выход которого является выходом синтезатора, а второй выход соединен с первым входом смесителя, второй вход которого подключен к опорному синтезатору, выход соединен с первым входом квадратурного фазового детектора и через первый делитель частоты подключен к первому входу цифрового фазового детектора, второй вход которого соединен через второй делитель частоты с первым выходом интерполяционного синтезатора частот, второй выход которого подключен к второму входу квадратурного фазового детектора, а выход цифрового фазового детектора соединен с первым входом первой схемы управления, выход которой подключен к входу электрически управляемого генератора, отличающийся тем, что, с целью повышения быстродействия и уменьшения уровня помех в выходном сигнале, в него дополнительно введены последовательно соединенные устройство контроля, генератор прямоугольных сигналов и вторая схема управления, второй вход которой подключен к первому выходу квадратурного фазового детектора, второй выход которого соединен с входом устройства контроля, выход второй схемы управления подключен к второму входу первой схемы управления, а второй выход генератора прямоугольных сигналов соединен с вторыми входами первого и второго делителей частоты, третьим входом цифрового фазового детектора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11