Устройство для выборки тактовых сигналов

 

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления синхронизацией цифровых вычислительных машин и многопроцессорных систем. Основной целью является сокращение аппаратных затрат по сравнению с прототипом. Указанная цель достигается благодаря тому, что в устройство, содержащее первый селектор, узел управления, n- разрядный регистр управления с соответствующими связями, дополнительно введен второй селектор с новыми связями. Цель достигается тем, что вместо К узлов управления, где К - количество переключаемых тактовых сигналов, используется один узел управления и один дополнительный селектор. 1 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении системы управления синхронизацией цифровых вычислительных машин и многопроцессорных систем.

Известно устройство /1/ переключения генераторов тактовых частот, содержащее элементы задержки, первый и второй элементы НЕ, селектор, узел контроля (или управления), содержащий первый и второй D-триггеры, элемент задержки, элемент эквивалентности, элемент исключающего ИЛИ.

Указанное устройство имеет ограниченную область применения, т.к. в нем предусмотрено переключение на второй генератор тактовых частот только при отказе первого генератора тактовых частот. Указанное устройство нельзя использовать, если тактовые импульсы разных генераторов формируются асинхронно относительно друг друга, т.к. в этом случае на выходе при переключении может формироваться укороченный промежуток между импульсами, что является недопустимым, т.к. может привести к нарушению работы внешней системы. Рассматриваемое устройство нельзя использовать и в случае переменных частот переключаемых тактовых сигналов, т. к. в нем использованы линии задержки, жестко "привязанные" к периоду следования тактовых импульсов.

Подобные (описанному) технические решения при указанных ограничениях области применения можно использовать для построения устройств выборки тактовых сигналов (также как и известное техническое решение по патенту США /2/, предусмотрев предварительно останов синхронизации внешней системы в определенный момент и формирование управляющих сигналов переключения автономно (независимо) от синхронизации внешней системы, что также ограничивает область применения указанных известных технических решений.

Наиболее близким по технической сущности к предлагаемому устройству является устройство для выборки тактовых сигналов /3/, содержащее селектор, К узлов управления, где K количество выбираемых тактовых сигналов (или генераторов тактовых частот) и n разрядный управляющий регистр, где n 1, при К 2, п К, при К > 2 (К 3, 4,), причем выход тактовых сигналов устройства соединен с выходом селектора, информационные входы которого соединены с соответствующими входами тактовых сигналов устройства, управляющий вход данных выборки которого соединен с информационным входом п разрядного управляющего регистра.

В указанном устройстве в ответ на изменение данных выборки управляющая схема (из К узлов управления) без существенной задержки меняет значение соответствующего сигнала выборки с уровнем выборки на нейтральный уровень (в момент окончания действия импульса ранее выбранного сигнала на выходе устройства), а затем переводит другой сигнал выборки с нейтрального уровня на уровень выборки после задержки по меньшей мере на время, равное длительности сигнала. Указанное известное устройство характеризуется большими аппаратными затратами, связанными с необходимостью для каждого тактового сигнала использовать один (свой) узел управления, содержащий два D триггера, элемент НЕ, пять элементов И НЕ.

Указанное устройство имеет также ограниченную область применения из-за необходимости быстро (в течение действия импульса на выходе тактового сигнала) изменять состояние управляющих входов данных выборки устройства. Например в ЭВМ ЕС 1130 состояния управляющих входов данных выборки могут изменяться с помощью колец сканирования. При этом на время продвижения информации по кольцам сканирования требуется блокировать вход синхронизации (вход C, импульс Ф_STC 0 см. фиг.) управляющего регистра (триггера в прототипе, т.к. K 2), что требует дополнительных аппаратных затрат.

Задачей, на решение которой направлено предлагаемое изобретение, является обеспечение выборки тактовых сигналов, так же, как в прототипе /3/, но при меньших аппаратных затратах и при возможности установки состояний управляющих входов данных выборки в течение производного времени (и как в прототипе, и при использовании колец сканирования).

Основной целью изобретения является сокращение аппаратных затрат.

Указанная цель достигается благодаря тому, что устройство для выборки тактовых сигналов, содержащее первый селектор, узел управления, n разрядный регистр управления, где выбираемых тактовых сигналов, причем выход тактовых сигналов устройства соединен с выходом первого селектора, информационные входы которого соединены с соответствующими входами тактовых сигналов устройства, управляющий вход данных выборки которого соединен с информационным входом n разрядного регистра управления, дополнительно содержит второй селектор, причем информационные входы второго селектора соединены с соответствующими входами тактовых сигналов устройства, управляющий вход данных выборки которого соединен с управляющим входом второго селектора, выход которого соединен с первым входом узла управления, второй вход которого соединен со входом разрешения выборки устройства, а первый выход узла управления соединен со входом разрешения переключения n разрядного регистра управления, выход которого соединен с управляющим входом первого селектора, вход блокировки которого соединен со вторым выходом узла управления.

Цель сокращение аппаратных затрат усиливается также благодаря тому, что узел управления содержит первый и второй D-триггеры, первый и второй элементы НЕ, элемент И-НЕ, причем первый управляющий вход узла управления соединен со входом разрешения переключения первого D-триггера и со входом первого элемента НЕ, выход которого соединен со входом разрешения переключения второго D-триггера, информационный вход которого соединен с выходом первого D- триггера, в выход второго D-триггера соединен с первым входом элемента И-НЕ, выход которого соединен со вторым выходом узла управления, первый выход которого соединен со вторым входом элемента И-НЕ и с инверсным выходом второго элемента НЕ, прямой выход которого соединен с информационным входом первого D-триггера, а вход второго элемента НЕ соединен со вторым входом узла управления.

Возможны другие функциональные схемы узла управления, в меньшей или большей степени усиливающие основной технический результат, которые в патенте не рассматриваются.

Благодаря связи второго управляющего входа и первого выхода узла управления со входом разрешения переключения регистра управления обеспечивается блокировка переключения регистра управления и, следовательно, первого селектора на время установки новых значений сигналов на управляющих входах данных выборки. При этом благодаря введению второго селектора осуществляется подключение к его выходу выбираемого тактового сигнала. Во время переключения на выходе второго селектора возможны искажения сигнала, которые не влияют на работу системы и устройства благодаря указанной блокировке. После завершения установки новых значений сигналов на управляющих входах данных выборки снимается указанная блокировка и осуществляется переключение управляющего регистра. При этом на выходе второго селектора начинает формироваться без искажения выбираемый тактовый сигнал, под управлением которого в момент исчезновения действующего значения импульса на выходе тактовых сигналов устройства и установки в этот момент на входе разрешения выборки устройства сигнала запрещения выборки осуществляется блокировка первого селектора на время действия, не большее длительности выбранного тактового сигнала (как в прототипе). Но так как вместо узла управления для каждого выбираемого тактового сигнала используется один (общий) узел управления и дополнительный селектор, для построения которых требуется меньше аппаратных затрат, то достигается технический результат изобретения - сокращение аппаратных затрат. Так, при K 2 для построения известного устройства требуется 5 D-триггеров, 10 элементов И-НЕ, 2 элемента НЕ, один элемент 2И-ИЛИ (для селектора). Для построения предлагаемого устройства (см. описание ниже) в рассматриваемом случае требуется 3 D-триггера, 2 элемента И-НЕ, 2 элемента НЕ, что примерно в 2 раза меньше аппаратных затрат, чем для известного устройства.

На фиг.1 дана структурная схема предлагаемого устройства; на фиг.2 один из вариантов функциональной схемы узла управления; на фиг.3 вариант функциональной схемы первого селектора (при K 2); на фиг.4 временная диаграмма работы устройства.

Цифрами на фиг. 1 фиг.4 обозначены: 1 узел управления; 2 n-разрядный регистр управления, где где K количество выбираемых тактовых сигналов (или входов тактовых сигналов устройства); 3 первый селектор; 4 второй селектор; 5 - информационные входы первого и второго селекторов, соответствующие входы тактовых сигналов устройства; 6 управляющий вход данных выборки устройства, информационный вход n-разрядного регистра управления, управляющий вход второго селектора; 7 вход разрешения выборки устройства, второй вход узла управления; 8 первый выход узла управления, вход разрешения переключения регистра 2; 9 второй выход узла управления, вход блокировки первого селектора; 10 выход второго селектора, первый вход узла управления; 11 - выход регистра 2, информационный вход селектора 3; 12 выход тактовых сигналов устройства, выход селектора 3; 13 элемент НЕ с парафазным выходом в узле 3; 14, 15 соответственно первый и второй D- триггеры в узле 1; 16 - элемент И-НЕ в узле 1; 17 элемент НЕ в узле 1; 18 прямой выход элемента 13, информационный вход триггера 14; 19 первый вход элемента 16, выход триггера 15; 20 элемент И-НЕ с парафазным выходом в селекторе 3; 21 - элемент 2И-ИЛИ в селекторе 3.

На фиг.1 и фиг.4 буквенные обозначения f₁.f_k и f₀ означают тактовые сигналы (частоты) соответственно на 1-ом K-ом входах и выходе тактовых сигналов устройства. Временная диаграмма на фиг.4 приведена для случая наличия только двух входов тактовых сигналов устройства. Временная диаграмма для произвольного K аналогична, с тем отличием, что входы 6 и 11 являются многоразрядными, на одном из разрядов которых устанавливается логическая единица, выбирающая один тактовый сигнал, а на остальных разрядах входов 6, 11 устанавливается логический ноль, блокирующий не выбранные тактовые сигналы. Цифрами на фиг. 4 обозначаются входы, значения сигналов на которых отображаются. Стрелками обозначается последовательность установки значений сигналов. Буквами τ₀, τ₁, τ₂ обозначаются допустимые временные промежутки между импульсами на выходе 12, которые не нарушают работу внешней системы, т.е. не являются искажением сигнала. Буква τ_ош обозначает временной промежуток между импульсами на выходе 10 (искажающий сигнал), который не нарушает работу устройства, но может нарушить работу внешней системы, если таковой появится на выходе 12. Буква τ_и.ош обозначает искажение длительности импульса на выходе 10.

Селектор 1 (фиг.2) предназначен для формирования сигнала блокировки на выходе 8 для регистра 2 и подтверждения и удержания сигнала разблокировки на выходе 9 для селектора 3 при установке на входе 7 сигнала разрешения выборки, а также для формирования сигнала разблокировки на выходе 8 для регистра 2 и сигнала блокировки на выходе 9 на требуемый промежуток времени код управлением сигналов на выходе 10 при установке на входе 7 сигнала запрещения выборки.

Узел 1 может быть построен (фиг.2) на элементах НЕ 13, 17, D-триггерах 14, 15, элемента 16 И-НЕ.

Могут быть использованы другие функциональные схемы узла 1. В частности, в тех случаях, когда при блокировке селектора 3 в связи с особенностями внешней системы на выходе 12 необходимо формировать логическую единицу (а не ноль, как в варианте, изображенном на фиг. 2, фиг.3), то в этом случае структура узла 1 (так же, как и узла 3) будет другой.

Например, вместо элемента И-НЕ 16 в узле 1 необходимо использовать элемент И, выход элемента НЕ 17 необходимо соединить со входом "C" триггера 14, а вход элемента НЕ 17 соединить со входом "C" триггера 15 и со входом 10. Буквой "C" на изображениях триггеров 14, 15 обозначен вход разрешения переключения D-триггеров (или вход синхронизации), а буквой "D" обозначен информационный вход. Возможны другие варианты построения узла 1, не влияющие на достижение основного технического результата.

Узел 1 для представленного варианта функционирует следующим образом. В исходном состоянии на входе установлен логический ноль, на входе 10 формируются выбранные тактовые сигналы (такие же, что и на выходе 12), на выходе 8 установлена логическая единица, а на выходе 18 логический ноль. Триггеры 14, 15 под действием сигналов на входе 10 устанавливаются в нулевое состояние. Благодаря логическому нулю на выходе 19 на выходе 9 устанавливается логическая единица, обеспечивающая разблокировку селектора 3.

При необходимости осуществить переключение тактовых сигналов (т.е. осуществить выборку другого тактового сигнала) на входе 7 устанавливается логическая единица. В результате на выходе 8 установится логический ноль, блокирующий переключение регистра 2. Одновременно логический ноль установится на втором входе элемента И-НЕ, подтверждая и обеспечивая удержание логической единицы на выходе 9. В результате на выходе 12 обеспечивается формирование без искажений ранее выбранного тактового сигнала на все время установки на входе 6 нового кода выборки другого тактового сигнала. При этом в процессе установки другого кода на входе 6 на входе 10 могут формироваться (см. фиг.4) произвольные импульсы, в том числе и искаженные. Однако в любом случае под действием сигналов на входе 10 в триггеры 14, 15 будут записаны логические единицы (т.к. на входе 18 установлена логическая единица), и на входе 19 установится логическая единица, которая не повлияет на состояние выхода 9, т. к. на выходе 8 установлен логический ноль. После установки на входе 6 нового кода на входе 10 формируется не искаженный выбираемый тактовый сигнал, отличный от тактового сигнала на выходе 12, а на входе 7 устанавливается логический ноль. В результате на выходе 8 установится логическая единица, а на выходе 9 логический ноль, блокирующий селектор 3 в момент окончания действия импульса на выходе 12, т.к. установка кодов на входах 6, 7 осуществляется внешней системой синхронно с окончанием действия импульса на выходе 12 (как у прототипа) по причине того, что внешняя система синхронизируется тактовыми сигналами с выхода 12.

В случае, если во внешней системе переключение состояния входа 7 с логической единицы на логический ноль осуществляется по переднему фронту, то в этом случае при блокировке селектора 3 на выходе 12 необходимо формировать логическую единицу, а структура узла 1 (так же, как и узла 3) должна быть другой (такой, как это описано выше).

На входе же 10 в указанный момент может быть установлен как логический ноль, так и логическая единица (т. к. к выходу 10 подключен уже другой (выбираемый) тактовый сигнал). Если в момент установки на входе 18 логического нуля на входе 10 уже установлена логическая единица (сформирован импульс) (см. фиг. 4), то триггер 14 установится в нулевое состояние. Однако состояние триггера 15 сохранится в единичном состоянии, т.к. на выходе элемента 17 установлен логический ноль, запрещающий его переключение. В результате логический ноль на выходе 9 и блокировка селектора 3 продержится до завершения импульса на входе 10, т.к. триггер 15 установится в нулевое состояние только после установки на входе 10 логического нуля. На выходе 12 следующий импульс сформируется через промежуток времени τ₁ (вместо τ_oτ₁), что не нарушает работы внешней системы, которая может продолжать функционировать без перезапуска (т.к. нарушение работы внешней системы возможно при промежутке (τ_ош) между соседними импульсами тактового сигнала меньшими τ_o (τ_o> τ_ош). Если в момент установки на входе 18 логического нуля на входе 10 установлен логический ноль (см. фиг.4), то триггер 14 установится в нулевое состояние только при появлении на входе 10 логической единицы. Далее узел 1 функционирует, как было описано выше. В этом случае на выходе 12 следующий импульс сформируется через время τ₂>τ_o.

Регистр 2 предназначен для фиксации предыдущего кода данных выборки на время установки нового кода данных выборки. При К 2 регистр 2 вырождается в триггер (D-триггер). В случае, если К > 2 (К 3,4,), то триггер 2 (так же, как и ход 6 и выход 11) является к-разрядным. При этом i-ый разряд входа 6 соединен с i-ым разрядом информационного входа регистра 2, i-ый разряд выхода которого соединен с i-ым разрядом управляющего входа селектора 3 (так же, как и i-ый разряд управляющего входа селектора 4 соединен с i-ым разрядом входа 6), где i 1+K. при установке на входе 8 логической единицы на выхода 11 регистра 2 устанавливается код, установленный на входе 6. При установке на входе 8 логического нуля код, установленный на выходе 11 регистра 2, сохраняется независимо от изменения кода на входе 6.

Селектор 3 (4) предназначен для подключения выбранного входа 5 тактового сигнала к выходу 12(10). При этом в селекторе 3 предусмотрена блокировка выхода 12 логическим нулем (как в предложенном варианте на фиг. 3 или логической единицей, как об этом упоминалось при описании узла 1). На фиг. 3 изображена функциональная схема для случая К 2 и когда при блокировке на выходе устанавливается логический ноль. В случае, если при блокировке на выходе 12 необходимо устанавливать логическую единицу, то, например, вместо элемента 2 И-ИЛИ необходимо использовать элемент 3 И-ИЛИ, первый и второй вход третьего элемента И которого соединен со входом 9 (т.е. используется как вход ИЛИ). Вместо же элемента И-НЕ 20 необходимо использовать элемент НЕ с парафазным выходом, вход которого соединен со входом 11.

Селектор 4 отличается от селектора 3 тем, что вход 9 отсутствует, т.е. либо на вход 9 постоянно заведена логическая единица, либо вместо элемента И-НЕ 20 используется элемент НЕ с парафазным выходом, вход которого соединен со входом 6, а в элементе 2 И-ИЛИ используются 2-х входовые элементы И.

В случае, если К > 2(К 3,4,), то селектор 3(4) может быть построен на схеме кИ-ИЛИ. При этом первый вход i-го элемента И схемы кИ-ИЛИ соединен с i-ым информационным входом селектора 3(4) и с i-ым входом тактового сигнала устройства, второй вход i- го элемента И схемы кИ-ИЛИ соединен с i-ым разрядом управляющего входа 11(6) селектора 3(4). Для селектора 3 дополнительно необходимо третий вход всех элементов И схемы кИ-ИЛИ соединить со входом 9. Выход же схемы кИ-ИЛИ необходимо соединить с выходом 12(10). Селекторы могут быть построены на элементах И-НЕ (как в прототипе). При этом для построения селектора 3 необходимо во всех элементах И-НЕ, кроме выходного, использовать дополнительный вход, соединив его со входом 9.

Для селектора на фиг. 3 (см. также фиг. 1) при установке на входе 9 логической единицы, а на входе 11 (6) логического нуля осуществляется выборка f₂, т.е. передача его на вход 12(10). При установке на входе 11(6) логической единицы осуществляется выборка сигнала f₁, т.е. передача его на выход 12(10). При установке на входе 9 логического нуля все элементы И селектора 3 блокируются (в селекторе 4 вход 9 не используется отсутствует или на нем постоянно установлена логическая единица) и на выходе 12 устанавливается логический ноль.

Для случая, когда К > 2(К 3,4,) для выборки i-го тактового сигнала f₁(где i 1-K) и передачи его на выход 10(12) на i-ом разряде входа 6(11) селекторов 4(3) устанавливается логическая единица, а на остальных оставшихся разрядах входа 6(11) устанавливаются логические нули. В этом случае все элементы И, кроме i-го элемента схемы кИ-ИЛИ блокируются, и сигнал f_i через i-ый элемент схемы кИ-ИЛИ передается на выход 6(11). При установке на входе 9 селектора 3 логического нуля все элементы И схемы кИ-ИЛИ блокируются. В результате на выходе 12 устанавливается логический ноль.

Устройство функционирует следующим образом.

В исходном состоянии на каждом входе 5 формируется свой тактовый сигнал f_i(i 1-K). На входе 7 установлен логический ноль. На входе 6 установлен определенный код (K_i) предыдущей выборки тактового сигнала, в котором в i-ом разряде установлена логическая единица, а во всех остальных - логический ноль. В результате на выходы 10 передается сигнал f_i. На выходах 8, 9 установлены логические единицы. На выходе 11 установлен код K_i, и на выход 12 передается сигнал f_i. Когда вследствие динамической реконфигурации внешней системы требуется к выходу 12 подключить тактовый сигнал f_i, то сначала на входе 7 устанавливается логическая единица.

В результате на выходе 8 устанавливается логический ноль, блокирующий переключение регистра 2 и фиксирующий логическую единицу на выходе 9.

Затем внешней системой под управлением тактового сигнала f_i с выхода 12 в течение произвольного промежутка времени (в зависимости от особенностей внешней системы) на входе 6 устанавливается новый код выборки K_j. При этом на выходе 10 может формироваться произвольный сигнал, в том числе с искажениями, которые не влияют на работоспособность устройства. После установки на входе 6 кода K_j на выход 10 будет передаваться уже выбираемый сигнал f_j, однако на выход 12 по-прежнему передается сигнал f_i, т.к. на входе 11 удерживается код K_i, а на входе 9 - логическая единица. Затем на входе 7 устанавливается (в момент окончания действия импульса на выходе 12 или в момент начала действия импульса см. возможные варианты при описании узлов 1, 3(4) логической ноль. В результате на выходе 9 устанавливается логический ноль, блокирующий селектор 3 на время, не большее чем время действия импульса на входе 10 (см. описание узла 1). Параллельно на выходе 8 устанавливается логическая единица, разрешающая переключение регистра 2. В результате код K_j со входа 6 передается на выход (вход) 11 и осуществляется подключение j-го входа (с сигналом f_j) входов 5 к выходу 12. К появлению следующего импульса сигнала f_j на выходе 10, на выходе 9 установится логическая единица, и селектор 3 разблокируется. В результате очередной импульс сигнала f_j передается также и на выход 12. Таким образом обеспечивается выборка тактового сигнала без искажений в системе, как это предусмотрено в прототипе. При этом основной целью изобретения является сокращение аппаратных затрат, т.к. вместо (К-1) узлов управления, каждый из которых требует больших аппаратных затрат, необходимо использовать дополнительный селектор с К информационными входами, требующий значительно меньших аппаратных затрат, и дополнительный вход блокировки первого селектора, что эквивалентно дополнительному входу К элементов И в селекторе 3. При этом узел управления предлагаемого устройства также требует меньших аппаратных затрат. Действительно, для построения одного узла управления прототипа (например 5 см. фиг. устройства прототипа) требуется два D-триггера 51, 52, один элемент НЕ 53, 5 элементов И-НЕ. Учитывая, что на построение одного D-триггера требуется 4 элемента И-НЕ, приравнивая элемент НЕ по сложности элементу И-НЕ, получаем, что аппаратные затраты при построении одного узла управления прототипа эквивалентны 14 элементам типа И-НЕ. Узел управления предлагаемого устройства содержит два D-триггера, два элемента НЕ и один элемент И-НЕ, что в совокупности эквивалентно 11 элементам типа И-НЕ, что меньше против 14 элементов типа И-НЕ узла управления прототипа.

Формула изобретения

1. Устройство для выборки тактовых сигналов, содержащее первый селектор, узел управления, n-разрядный регистр управления, где n 1, при К 2, n К, при К>2 (К 3,4.), где К количество выбираемых тактовых сигналов, причем выход тактовых сигналов устройства соединен с выходом первого селектора, информационные входы которого соединены с соответствующими входами тактовых сигналов устройства, управляющий вход данных выборки которого соединен с информационным входом n-разрядного регистра управления, отличающееся тем, что дополнительно содержит второй селектор, причем информационные входы второго селектора соединены с соответствующими входами тактовых сигналов устройства, управляющий вход данных выборки которого соединен с управляющим входом второго селектора, выход которого соединен с первым входом управления, второй вход которого соединен с входом разрешения выборки устройства, а первый выход узла управления соединен с входом разрешения переключения n-разрядного регистра управления, выход которого соединен с управляющим входом первого селектора, вход блокировки которого соединен с вторым выходом узла управления.

2. Устройство по п. 1, отличающееся тем, что узел управления содержит первый и второй D-триггеры, первый и второй элементы НЕ, элемент И НЕ, причем первый управляющий вход узла управления соединен с входом разрешения переключения первого D-триггера и входом первого элемента НЕ, выход которого соединен с входом разрешения переключения второго D-триггера, информационный вход которого соединен с выходом первого D-триггера, а выход второго D-триггера соединен с первым входом элемента И НЕ, выход которого соединен с вторым выходом узла управления, первый выход которого соединен с вторым входом элемента И НЕ и инверсным выходом второго элемента НЕ, прямой выход которого соединен с информационным входом первого D-триггера, а вход второго элемента НЕ соединен с вторым входом узла управления.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4