Внутрисхемный эмулятор

 

Изобретение относится к вычислительной технике и может быть использовано для организации комплексной отладки аппаратного и программного обеспечения микропроцессорных систем и устройств управления, построенных на базе микроконтроллеров семейств МСS-48, МСS-51, UР1-42. Внутрисхемный эмулятор включает блок интерфейса системы проектирования, блок регистров адреса, блок прерывания, блок трассировки по машинным циклам, блок управления записью/чтением, блок памяти отлаживаемой программы, коммутатор данных, блок микропрограммного управления, регистр управления, коммутатор состояния, блок формирования команды останова программы, блок режимов работы, блок коммутации интерфейса эмулятора, блок эмуляции микроЭВМ, блок пульта управления. Особенностями предлагаемого устройства являются использование эмулятора наиболее сложной из перечисленных микроЭВМ 8052 как эмулятора микроЭВМ семейств МСS-48, МСS-51, UР1-42 и их отечественных аналогов, а также обеспечение работы в режиме "захвата". 5 ил.

Изобретение относится к вычислительной технике и может быть использовано для организации комплексной отладки аппаратного и программного обеспечения микропроцессорных систем и устройств управления, построенных на базе микроконтроллеров семейств MCS-48, MCS-51, UPI-42 и их отечественных аналогов.

Известные внутрисхемные эмуляторы, предназначенные для отладки микропроцессорных систем в процессе разработки, включаются вместо микропроцессорных БИС и выполняют в разрабатываемой системе их функции. Внутрисхемный эмулятор представляет собой замещаемый микропроцессор или его функциональный аналог, выполненный на схемах меньшей степени интеграции [1] или в виде БИС с дополнительными выводами [2] , снабженный устройствами для управления и индикации. Существенным недостатком таких систем являются ограниченные функциональные возможности: каждый эмулятор предназначен для отладки устройств на базе одного какого-либо микропроцессора или микроЭВМ. Для разработки систем на базе различных микроЭВМ, даже если они имеют родственные архитектуру и систему команд, приходится приобретать несколько отладочных стендов.

Известна также реконфигурируемая система аппаратной эмуляции [3], содержащая множество электрически перенастраиваемых перепрограммируемых устройств. Такая система обладает универсальностью, но в приложении к относительно узкому классу задач эмуляции "родственных" микроЭВМ обладает неоправдано большой аппаратной избыточностью и стоимостью, соизмеримой со стоимостью нескольких "обычных" эмуляторов.

Наиболее близким к предлагаемому является внутрисхемный эмулятор [4], предназначенный для отладки микропроцессорных систем, построенных на базе однокристальных микроконтроллеров семейства 8051, содержащий блок интерфейса системы проектирования, блок регистров адреса, блок прерывания, блок трассировки по машинным циклам, блок управлением записью/чтением, блок памяти отлаживаемой программы, блок памяти вспомогательных процедур, коммутатор данных, блок микропрограммного управления, регистр управления, коммутатор состояния, блок формирования команды холостого цикла работы и блок интерфейса отлаживаемой системы.

Недостатками этой системы являются, во-первых, отсутствие для пользователя возможности взаимодействия с элементами отлаживаемой системы "в обход" эмулирующего блока, что существенно осложняет процесс отладки аппаратных средств и, во-вторых, уже указанное выше узкое назначение только для отладки микропроцессорных систем на базе семейства 8051.

Технической задачей изобретения является расширение функциональных возможностей эмулятора при незначительном увеличении аппаратных затрат за счет введения узлов, позволяющих эмулятор наиболее сложной из перечисленных микроЭВМ 8052 использовать как эмулятор микроЭВМ семейств MCS-48, MCS-51, UPI-42 и их отечественных аналогов, а также за счет обеспечения работы в режиме "захвата", который позволяет производить быструю и качественную отладку аппаратных средств микропроцессорных систем.

Техническая задача решается тем, что в эмулятор, содержащий блок интерфейса системы проектирования, блок регистров адреса, блок прерывания, блок трассировки по машинным циклам, блок управления записью/чтением, блок памяти отлаживаемой программы, коммутатор данных, блок микропрограммного управления, регистр управления, коммутатор состояния, блок формирования команды останова программы, причем управляющие выходы блока микропрограммного управления соединены с управляющими входами блока интерфейса системы проектирования, блока прерывания, регистра управления, коммутатора состояния и с первыми управляющими входами блока трассировки по машинным циклам, вторые управляющие входы которого подключены к управляющим выходам коммутатора данных, управляющие входы блока формирования команды останова подключены к управляющим выходам блока прерывания, первые управляющие выходы блока управления записью/чтением подключены к управляющим входам блока регистра адреса, адресные выходы которого подключены к адресным входам блока памяти отлаживаемой программы, введены блок эмуляции микроЭВМ, блок режимов работы, блок коммутации интерфейса эмулятора, блок пульта управления, управляющие выходы блока микропрограммного управления соединены с управляющими входами блока коммутации интерфейса эмулятора, блока пульта управления, а также с первыми управляющими входами блока эмуляции микроЭВМ, информационные выходы блока микропрограммного управления подключены к информационным входам блока управления записью/чтением и коммутатора состояний, а информационные входы - к информационным выходам регистра управления, первые информационные выводы блока интерфейса системы проектирования подключены к шине эмулятора, блок памяти отлаживаемой программы соединен двунаправленной шиной данных с блоком регистров адреса, который соединен также двунаправленной информационной шиной с шиной эмулятора и двумя восьмиразрядными шинами с шиной интерфейса эмулятора, информационные выходы блока прерывания соединены с шиной эмулятора, а информационные входы - с информационными выходами блока трассировки по машинным циклам, информационные входы которого соединены с соответствующими выходами коммутатора данных, блок трассировки по машинным циклам соединен также двунаправленной информационной шиной с шиной эмулятора, управляющие входы блока управления записью/чтением соединены с управляющими выходами блока коммутации интерфейса эмулятора, а вторые управляющие выходы - с управляющими входами блока памяти отлаживаемой программы, управляющие выходы блока режимов работы подключены ко вторым управляющим входам блока эмуляции микроЭВМ, а информационные входы - к шине эмулятора, первые информационные входы коммутатора данных подключены к шине эмулятора, а вторые и третьи - к выходам адреса и данных блока эмуляции микроЭВМ соответственно, информационные входы регистра управления и информационные выходы коммутатора состояния и блока формирования команды останова программы подключены к шине эмулятора, первые информационные выводы блока коммутации интерфейса эмулятора соединены с первыми информационными выводами блока эмуляции микроЭВМ двунаправленной шиной, третьи управляющие входы блока эмуляции микроЭВМ соединены с управляющими выходами блока формирования команды останова программы, вторые информационные выводы соединены с шиной эмулятора, информационные выводы блока пульта управления соединены с шиной эмулятора, причем вторые информационные выводы блока интерфейса системы проектирования связаны с разъемом управляющей ЭВМ, а вторые информационные выводы блока коммутации интерфейса эмулятора выполнены с возможностью подключения к отлаживаемой системе.

На фиг. 1 представлена структурная схема эмулятора: на фиг. 2 изображена структура блока эмуляции микроЭВМ; на фиг. 3 - блока коммутации интерфейса эмулятора; на фиг.4 - блока пульта управления; на фиг.5 - дешифратора команд (внутреннего для блока эмуляции микроЭВМ).

Устройство содержит (фиг. 1) блок 1 интерфейса системы проектирования, блок 2 регистров адреса, блок 3 прерывания, блок 4 трассировки по машинным циклам, блок 5 управления записью/чтением, блок 6 памяти отлаживаемой программы, коммутатор данных 7, блок микропрограммного управления 8, регистр управления 9, коммутатор состояния 10, блок 11 формирования команды останова программы, блок 12 эмуляции микроЭВМ, блок 13 режимов работы, блок 14 коммутации интерфейса эмулятора, блок 15 пульта управления. Управляющие выходы блока 8 микропрограммного управления соединены с управляющими входами блока 1 интерфейса системы проектирования, блока 3 прерывания, регистра управления 9, коммутатора состояния 10, блока 14 коммутации интерфейса эмулятора, блока 15 пульта управления, а также с первыми управляющими входами блока 4 трассировки по машинным циклам и блока 12 эмуляции микроЭВМ, информационные выходы блока 8 микропрограммного управления подключены к информационным входам блока 5 управления записью/чтением и коммутатора состояний 10, а информационные входы к информационным выходам регистра управления 9, первые информационные выводы блока 1 интерфейса системы проектирования подключены к шине эмулятора, вторые могут подключаться к системе проектирования, управляющие входы блока 2 регистров адреса подключены к первым управляющим выходам блока 5 управления записью/чтением, адресные выходы блока 2 регистров адреса подключены к адресным входам блока 6 памяти отлаживаемой программы, который соединен двунаправленной шиной данных с блоком 2 регистров адреса, который соединен также двунаправленной информационной шиной с шиной эмулятора и двумя восьмиразрядными шинами с шиной интерфейса эмулятора, управляющие выходы блока 3 прерывания соединены с управляющими входами блока 11 формирования команды останова программы, информационные выходы блока 3 прерывания соединены с шиной эмулятора, а информационные входы - с информационными выходами блока 4 трассировки по машинным циклам, вторые управляющие и информационные входы которого соединены с соответствующими выходами коммутатора данных 7, блок 4 трассировки по машинным циклам соединен также двунаправленной информационной шиной с шиной эмулятора, управляющие входы блока 5 управления записью/чтением соединены с управляющими выходами блока 14 коммутации интерфейса эмулятора, а вторые управляющие выходы - с управляющими входами блока 6 памяти отлаживаемой программы, управляющие выходы блока режимов работы 13 подключены ко вторым управляющим входам блока 12 эмуляции микроЭВМ, а информационные входы - к шине эмулятора, первые информационные входы коммутатора данных 7 подключены к шине эмулятора, а вторые и третьи - к выходам адреса и данных блока 12 эмуляции микроЭВМ соответственно, информационные входы регистра управления 9 и информационные выходы коммутатора состояния 10 и блока 11 формирования команды останова программы подключены к шине эмулятора, первые информационные выводы блока 14 коммутации интерфейса эмулятора соединены с первыми информационными выводами блока эмуляции 12 микроЭВМ двунаправленной шиной, вторые информационные выводы могут подсоединяться к отлаживаемой системе, третьи управляющие входы блока 12 эмуляции микроЭВМ соединены с управляющими выходами блока 11 формирования команды останова программы, вторые информационные выводы соединены с шиной эмулятора, информационные выводы блока 15 пульта управления соединены с шиной эмулятора.

Блок 12 эмуляции микроЭВМ включает в себя следующие блоки (фиг.2):- блок 16 управления, блок 17 портов, блок 18 арифметико-логического устройства, блок 19 последовательного интерфейса и прерываний, блок 20 таймеров/счетчиков, дешифратор команд 21, блок 22 памяти программ, блок 23 памяти данных, счетчик команд 24. Управляющие входы блока 16 управления подсоединены к управляющим линиям, идущим от блоков 8, 11 и 13, а двунаправленные информационные выводы блока 16 подключены к двунаправленным шинам, идущим к блоку 14 и к шине эмулятора, информационные входы блока 16 подключены также к информационным выходам дешифратора команд 21, управляющие выходы подключены к управляющим входам всех остальных блоков 17-24. Входы/выходы данных блоков 17-24 подключены к восьмиразрядной шине данных, адресные входы блоков 17, 22 и адресные выходы блока 24 соединены с 16-разрядной шиной адреса, линии шины данных и шины адреса имеют внешние выводы (к блоку 7). Блок 19 последовательного интерфейса и прерываний и блок 20 таймеров/счетчиков соединены дополнительной двунаправленной шиной осведомительных сигналов, блок 17 портов соединен двунаправленной шиной с блоком 14.

Блок 14 коммутации интерфейса эмулятора включает в себя блок 25 буферных схем (фиг. 3), мультиплексор 26, блок 27 ключей. Первые информационные двунаправленные выводы блока 25 соединены с шиной эмулятора, вторые - с первыми входами данных мультиплексора 26, к управляющим входам блока 25 подключены линии с управляющей шины от блока 8, вторые входы данных мультиплексора соединены информационной двунаправленной шиной с блоком 12, к адресному входу и входу отключения выходов мультиплексора 26 подключены линии с управляющей шины от блока 8, выходы мультиплексора соединены двунаправленной шиной с разъемом, информационные входы блока 27 ключей соединены с линиями информационной шины от блока 12, а вход разрешения - с линией шины управления, после прохода через ключи линии шины от блока 12 помечены черным цветом, так как они являются управляющими для блока 5.

Блок 15 пульта управления (фиг.4) состоит из контроллера клавиатуры и дисплея 28, блока 29 клавиатуры, блока 30 индикации. Контроллер клавиатуры и дисплея 28 связан двунаправленной информационной шиной с шиной эмулятора, управляющие входы блока 28 соединены с управляющими выходами блока 8, входы данных - с выходами данных блока 29 клавиатуры, выходы данных - с входами данных блока 30 индикации, управляющие выходы блока 28 соединены с управляющими входами блоков 29 и 30.

Блок 13 режимов работы представляет собой программируемую логическую матрицу (ПЛМ) с буферным регистром на входе, входы которой соединены с шиной эмулятора, а выходы - с блоком 12.

Блоки 17-20, 22-24 блока 12 эмуляции микроЭВМ построены в соответствии с архитектурой микроЭВМ семейства 8052 [2]. Для достижения большей совместимости с системами команд других микроЭВМ введены некоторые дополнительные связи и вентили. Блок 16 управления построен на базе ПЛМ. Блок 21 (фиг.5) включает в себя блок 31 перекодировки, дешифратор 32 команд 8052, дешифратор 33 несовместимых команд, коммутатор команд 34. Управляющие входы блоков 31-34 связаны с управляющими выходами блока 16, информационные входы блока 31 перекодировки связаны с шиной данных блока 14, а выходы - с первыми информационными входами дешифратора 32 команд 8052, вторые информационные входы которого связаны с шиной данных, а выходы - с коммутатором команд 34, информационные входы дешифратора несовместимых команд 33 соединены с шиной данных, а выходы-с коммутатором команд 34, первые выходы которого соединены с шиной данных, а вторые - с блоком 16.

Устройство работает следующим образом. Управление эмулятором может осуществляться от пульта управления 15 или от персональной ЭВМ, подключаемой через блок 1 интерфейса системы проектирования, или может быть использовано смешанное управление.

Перед началом работы производится настройка эмулятора в соответствии с выбранной микроЭВМ. Настройка осуществляется автоматически, после того как с пульта управления (блок 15) или из управляющей ЭВМ (через блок 1) в блок 13 памяти режимов работы загружается идентификатор выбранной микроЭВМ. Затем выбирается (и записывается в блок 13) один из трех режимов работы: 1 - отладка программы; 2 - тестирование и диагностика аппаратных средств отлаживаемой микропроцессорной системы; 3 - комплексная отладка программных и аппаратных средств отлаживаемой системы.

Работа в режиме 1 начинается с загрузки условий и точек прерываний в блок 3, отлаживаемой программы в блок 6, для чего предварительно блоком 8 программируется блок 5 на автономную работу, после чего через блок 2 под управлением блока 5 можно производить запись/чтение блока 6, затем загружаются управляющие слова в блоки 4, 7 и 9. Тем самым осуществляется отключение мультиплексора 26 и включение блока 27 ключей в блоке 14, чтобы управление записью/чтением внешней памяти происходило от блока 12. После этого программа может быть запущена в реальном времени либо выполняться по шагам. Если программа выполняется в реальном времени, то при достижении программой точки останова либо выполнении условия останова блок 11 формирует команду останова программы. После останова программы в реальном времени и после каждого шага команды в пошаговом режиме блоки 1 и 15 получают доступ для чтения и/или записи к блокам 3, 4, 6, 7, 9-11 и 14, ряду программно-доступных объектов блока 12: блокам 17, 19, 20, 22-24.

Для работы в режиме 2 предварительно в блоки 9 и 13 загружаются управляющие слова. Тем самым приостанавливается работа блока 12, и мультиплексор 26 (в блоке 14) отключает внешние линии эмулятора. Затем разъем эмулятора включается в гнездо отлаживаемой системы вместо микроЭВМ через специальный переходной разъем, соответствующий выбранной микроЭВМ, чтобы правильно "расставить" внешние выводы, после чего в блок 9 загружается новое управляющее слово, тем самым внешние линии эмулятора подключаются мультиплексором 26 к блоку 25 буферных схем, а управление вводом/выводом передается блоку 8, то есть осуществляется "захват" интерфейса эмулятора. После этого для блоков 1 и 15 возможен доступ ко всем устройствам отлаживаемой микропроцессорной системы, к которым имеет доступ замещаемая микроЭВМ. Тестирование, диагностика, запись данных может производиться вручную либо под управлением программы с управляющей ЭВМ.

Для работы в режиме 3 вначале производится отключение линий разъема эмулятора (как в режиме 2), подключение эмулятора вместо микроЭВМ на плату отлаживаемого устройства, затем выбор микроЭВМ и режима 3 в блоке 13, загрузка блока 9, в результате чего производится настройка блока 12, мультиплексор 26 производит подсоединение линий интерфейса отлаживаемой системы к линиям блока 12, а также отключается блок 5, тем самым отключается внешняя память программ, расположенная на плате эмулятора, так как в режиме 3 внешняя память программ (если есть) расположена на плате отлаживаемого устройства, затем настраиваются блоки 3, 4 и 7. После произведенной таким образом настройки эмулятора возможна проверка работы всей отлаживаемой системы в целом в реальном времени или по командным циклам. При достижении точек или условий останова в режиме реального времени или после выполнения каждой команды при пошаговом выполнении могут быть опрошены и/или изменены все программно-доступные объекты блока 12 и управляющие регистры блоков 3, 4, 9 - 11. Может быть вызван режим работы 2 для анализа состояний системы. Возможность выбора режима 1 и смены машины заблокирована во избежание выхода из строя эмулятора или отлаживаемого устройства.

Функционирование блока 12 в режимах 1 и 3 осуществляется следующим образом. При программировании блока 13 происходит настройка блока 16 управления на заданный режим работы. Под управлением блока 16 замыкаются и размыкаются необходимые связи для приведения архитектуры блоков 17-20, 22-24 в соответствие с архитектурой выбранной машины. При этом перенастройка затрагивает лишь те объекты, которые используются по-разному в различных микроЭВМ, например регистр PSW, объекты архитектуры, которые отсутствуют в младших микроЭВМ, не требуют специальной блокировки, так как системы команд соответствующих микроЭВМ не оперируют с ними. Затем по сигналу от блока 8 блок 12 эмуляции микроЭВМ может быть запущен и его функционирование происходит в соответствии с алгоритмом командного цикла соответствующей микроЭВМ. Если выбрана микроЭВМ семейства MCS- 51, то дешифрация команд осуществляется дешифратором 32, иначе часть команд, совместимая с 8052 (например, арифметико-логические), предварительно перекодируется блоком 31 в коды, соответствующие блоку 32 и дешифруется им, а остальные команды дешифруются блоком 33. В режиме 2 работа блока 12 приостанавливается и все элементы памяти находятся в режиме хранения.

В блоке 14 коммутации интерфейса эмулятора в режиме 1 выходы мультиплексора отключены, проход сигналов с блока 12 на блок 5 через блок 27 ключей разрешен. В режиме 2 к разъему через мультиплексор 26 подключаются буферные схемы 25, а в режиме 3 - шина от блока 12. Сигналы с блока 12 на блок 5 в режимах 2 и 3 не проходят. В пульте управления 15 контроллер клавиатуры и дисплея 28 программируется блоком 8, а затем управляет работой блока 29 клавиатуры и блока 30 индикации.

Тем самым предлагаемое устройство обеспечивает возможность для оператора быстро и качественно отлаживать аппаратное и программное обеспечение микропроцессорных систем на базе микроЭВМ семейств MCS-48, MCS-51, UPI-42 и их отечественных аналогов.

Формула изобретения

Внутрисхемный эмулятор, содержащий блок интерфейса системы проектирования, блок регистров адреса, блок прерывания, блок трассировки по машинным циклам, блок управления записью/чтением, блок памяти отлаживаемой программы, коммутатор данных, блок микропрограммного управления, регистр управления, коммутатор состояния, блок формирования команды останова программы, причем управляющие выходы блока микропрограммного управления соединены с управляющими входами блока интерфейса системы проектирования, блока прерывания, регистра управления, коммутатора состояния и с первыми управляющими входами блока трассировки по машинным циклам, вторые управляющие входы которого подключены к управляющим выходам коммутатора данных, управляющие входы блока формирования команды останова подключены к управляющим выходам блока прерывания, первые управляющие выходы блока управления записью/чтением подключены к управляющим входам блока регистра адреса, адресные выходы которого подключены к адресным входам блока памяти отлаживаемой программы, отличающийся тем, что введены блок эмуляции микроЭВМ, блок режимов работы, блок коммутации интерфейса эмулятора, блок пульта управления, управляющие выходы блока микропрограммного управления соединены с управляющими входами блока коммутации интерфейса эмулятора, блока пульта управления, а также - с первыми управляющими входами блока эмуляции микроЭВМ, информационные выходы блока микропрограммного управления подключены к информационным входам блока управления записью/чтением и коммутатора состояния, а информационные входы - к информационным выходам регистра управления, первые информационные выводы блока интерфейса системы проектирования подключены к шине эмулятора, блок памяти отлаживаемой программы соединен двунаправленной шиной данных с блоком регистров адреса, который соединен также двунаправленной информационной шиной с шиной эмулятора и двумя восьмиразрядными шинами - с шиной интерфейса эмулятора, информационные выходы блока прерывания соединены с шиной эмулятора, а информационные входы - с информационными выходами блока трассировки по машинным циклам, информационные входы которого соединены с соответствующими выходами коммутатора данных, блок трассировки по машинным циклам соединен также двунаправленной информационной шиной с шиной эмулятора, управляющие входы блока управления записью/чтением соединены с управляющими выходами блока коммутации интерфейса эмулятора, а вторые управляющие выходы - с управляющими входами блока памяти отлаживаемой программы, управляющие выходы блока режимов работы подключены к вторым управляющим входам блока эмуляции микроЭВМ, а информационные входы - к шине эмулятора, первые информационные входы коммутатора данных подключены к шине эмулятора, а вторые и третьи - к выходам адреса и данных блока эмуляции микроЭВМ соответственно, информационные входы регистра управления и информационные выходы коммутатора состояния и блока формирования команды останова программы подключены к шине эмулятора, первые информационные выводы блока коммутации интерфейса эмулятора соединены с первыми информационными выводами блока эмуляции микроЭВМ двунаправленной шиной, третьи управляющие входы блока эмуляции микроЭВМ соединены с управляющими выходами блока формирования команды останова программы, вторые информационные выводы соединены с шиной эмулятора, информационные выводы блока пульта управления соединены с шиной эмулятора, причем вторые информационные выводы блока интерфейса системы проектирования связаны с разъемом управляющей ЭВМ, а вторые информационные выводы блока коммутации интерфейса эмулятора выполнены с возможностью подключения к отлаживаемой системе.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5