Коммутационно-логический процессор

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин. Технический результат заключается в повышении быстродействия и упрощении устройства. Технический результат достигается за счет того, что в коммутационно-логическом процессоре, содержащем n входных шин и 0,5n(n-1) реляторов, каждый из которых выполнен в виде дифференциального компаратора, размыкающего и замыкающего ключей, реляторы сгруппированы в матрицу из n-1 строк и n-1 столбцов, в каждый релятор введены два резистора. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны коммутационно-логические процессоры (см. например фиг. 1 в описании изобретения к патенту РФ 2093888, кл. G 06 G 7/25, 1997 г.), которые могут быть использованы для адресно-ранговой идентификации аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных коммутационно-логических процессоров, относится низкое быстродействие и сложность устройства.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, коммутационно-логический процессор (фиг. 1 в описании изобретения к патенту РФ 2060550, кл. G 06 G 7/25, 1996 г.), который осуществляет адресно-ранговую идентификацию аналоговых сигналов x₁, . . .,x_n и содержит n входных шин и 0,5n(n-1) реляторов, выполненных в виде дифференциального компаратора, управляющего состоянием размыкающего и замыкающего ключей.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность устройства и низкое быстродействие, обусловленные тем, что прототип, кроме 0,5n(n-1) реляторов, дополнительно содержит n(n-1) сумматоров и имеет быстродействие τ = τ_p+(n-1)τ_C, где τ_p и τ_C есть соответственно время задержки релятора и сумматора.

Техническим результатом изобретения является повышение быстродействия и упрощение устройства.

Указанный технический результат при осуществлении изобретения достигается тем, что в коммутационно-логическом процессоре, содержащем n входных шин и 0,5n(n-1) реляторов, каждый из которых выполнен в виде дифференциального компаратора, подсоединенного выходом к управляющему входу размыкающего и замыкающего ключей, выходы которых образуют соответственно первый и второй выходы релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, реляторы сгруппированы в матрицу из n-1 строк и n-1 столбцов так, что i-ая строка и j-ый столбец содержат соответственно n - i и j реляторов, первые входы реляторов i-ой строки подключены к i-ой входной шине, а вторые входы реляторов j-го столбца - k (j+1)-ой входной шине, особенность заключается в том, что в каждый релятор введены два резистора, причем вход и выход размыкающего ключа соединены через первый резистор, а вход и выход замыкающего ключа - через второй резистор, входы размыкающего и замыкающего ключей образуют соответственно третий и четвертый входы релятора, в i-ой строке первый выход каждого предыдущего релятора подключен к третьему входу последующего релятора, а в i-ом столбце второй выход каждого предыдущего релятора - к четвертому входу последующего релятора, второй выход i-го релятора в i-ой строке соединен с третьим входом (i+1)-го релятора в (i+1)-ой строке.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа, как наиболее близкого по совокупности существенных признаков аналога, позволил выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна".

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования: - дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений; - замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены; - исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением, при этом обычного для такого исключения результата; - увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов; - выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала; - создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи, либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень".

На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого коммутационно-логического процессора и схема релятора, который использован при построении указанного процессора.

Коммутационно-логический процессор содержит n входных шин 1₁,...,1_n и 0,5n(n-1) реляторов 2₁₁,...,2_(n-1)(n-1). Каждый релятор содержит дифференциальный компаратор 3, размыкающий и замыкающий ключи 4₁ и 4₂ первый и второй резисторы 5₁ и 5₂, первый,...,четвертый входы 6₁,...,6₄, первый и второй выходы 7₁ и 7₂, причем входы 6₁ и 6₂, 6₃ и 6₄ образованы соответственно неинвертирующим и инвертирующим входами компаратора 3, входами ключей 4₁ и 4₄, подсоединенных управляющим входом к выходу компаратора 3, выходы ключей 4₁ и 4₂ соединены соответственно через резисторы 5₁ и 5₂ с их входами и являются соответственно выходами 7₁ и 7₂ релятора. Реляторы 2₁₁,...,2_(n-1)(n-1) сгруппированы в матрицу из n-1 строк и n-1 столбцов так, что i-ая строка и j-ый столбец содержат соответственно n-i и j реляторов, входы 6₁ реляторов i-ой cтроки подключены к шине 1_i, а входы 6₂ реляторов j-го столбца - к шине 1_j+1, в i-ой строке выход 7₁ каждого предыдущего релятора соединен с входом 6₃ последующего релятора, а в j-ом столбце выход 7₂ каждого предыдущего релятора - с входом 6₄ последующего релятора, выход 7₂ релятора 2_ij подключен к входу 6₃ релятора 2_(i+1)(j+1).

Работа предлагаемого коммутационно-логического процессора осуществляется следующим образом. На входные шины 1₁,...,1_n подаются соответственно аналоговые сигналы (напряжения) x₁,...,x_n входного кортежа (x₁,...,x_n), в котором каждая компонента x_k характеризуется адресом k (порядковым номером в кортеже) и рангом r_k∈ {l,...,n} (порядковым номером в последовательности x⁽¹⁾, . . .,x⁽ⁿ⁾, полученной ранжированием сигналов x₁,...,x_n в порядке их возрастания). Если сигнал на входе 6₁ релятора больше (меньше) сигнала на входе 6₂, то ключ 4₂ замкнут (разомкнут), а ключ 4₁ разомкнут (замкнут). Таким образом, воспроизводимые предлагаемым процессором операции определяются выражениями: где R есть сопротивление резисторов 5₁, 5₂; Z₁,Z₂,...,Z_n-1,Z_n, есть сопротивления электрических цепей соответственно между входом 6₃ релятора 2₁₁ и выходом 7₁ релятора 2_1(n-1), между входом 6₄ релятора 2₁₁ и выходом 7₁ релятора 2_2(n-1),..., между входом 6₄ релятора 2_1(n-2) и выходом 7₁ релятора 2_(n-1)(n-1), между входом 6₄ релятора 2_1(n-1) и выходом 7₂ релятора 2(n-1)(n-1). Согласно приведенным выражениям сопротивление Z_k = R(r_k-1) пропорционально рангу r_k∈{l,...,n} сигнала x_k в кортеже (x₁,...,x_n).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый коммутационно-логический процессор выполняет адресно-ранговую идентификацию аналоговых сигналов и обладает более простым по сравнению с прототипом устройством (не содержит сумматоры) и более высоким быстродействием, которое определяется выражением τ = τ_p(τ_p- время задержки релятора). Дополнительным достоинством предлагаемого процессора является его однородность (процессор построен только из реляторов), обеспечивающая возможность его эффективной однокристальной реализации на основе электронных технологий современных СБИС.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:
- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, спецпроцессоров и др.;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;
- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость".

Формула изобретения

Коммутационно-логический процессор, содержащий n входных шин и 0,5n(n - 1) реляторов, каждый из которых выполнен в виде дифференциального компаратора, подсоединенного выходом к управляющему входу размыкающего и замыкающего ключей, выходы которых образуют соответственно первый и второй выходы релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, реляторы сгруппированы в матрицу из n-1 строк и n-1 столбцов так, что i-ая строка и j-ый столбец содержит соответственно n-i и j реляторов, первые входы реляторов i-ой строки подключены к i-ой входной шине, а вторые входы реляторов j-го столбца - к (j + 1)-ой входной шине, отличающийся тем, что в каждый релятор введены два резистора, причем вход и выход размыкающего ключа соединены через первый резистор, а вход и выход замыкающего ключа - через второй резистор, входы размыкающего и замыкающего ключей образуют соответственно третий и четвертый входы релятора, в i-ой строке первый выход каждого предыдущего релятора подключен к третьему входу последующего релятора, а в j-ом столбце второй выход каждого предыдущего релятора - к четвертому входу последующего релятора, второй выход i-го релятора в i-ой строке соединен с третьим входом (i + 1)-го релятора в (i + 1)-ой строке.

РИСУНКИ

Рисунок 1, Рисунок 2