Ранговый селектор

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является упрощение структуры за счет уменьшения в два раза количества входов и выходов в каждом реляторе. Устройство содержит n+1 релятор, каждый из которых состоит из двух устройств выборки/хранения, булевого инвертора, элемента “MIN” и элемента “МАХ”. 2 ил., 1 табл.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G 06 G 7/25, 1986 г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов x₁,... ,x_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈ {1,... ,n+1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит n реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, поскольку каждый релятор имеет шесть входов и два выхода.

Техническим результатом изобретения является упрощение структуры за счет уменьшения количества входов и выходов в каждом реляторе в два раза при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n реляторов, каждый из которых содержит два устройства выборки/хранения и булевый инвертор, вход которого соединен с входом записи первого устройства выборки/хранения, особенность заключается в том, что в него дополнительно введен аналогичный упомянутым (n+1)-ый релятор и в каждый релятор дополнительно введены элемент “MIN” и элемент “МАХ”, причем информационный вход и выход первого устройства выборки/хранения соединены соответственно с вторым входом элемента “МАХ” и вторым входом элемента “MIN”, подключенного выходом к информационному входу второго устройства выборки/хранения, вход записи и выход которого соединены соответственно с выходом булевого инвертора и первым входом элемента “МАХ”, подключенного выходом к выходу релятора, первый, второй информационные и управляющий входы которого соединены соответственно с первым входом элемента “MIN”, информационным входом и входом записи первого устройства выборки/хранения, выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными управляющими входами всех реляторов и вторым информационным входом первого релятора.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы сигналов настройки.

Ранговый селектор содержит n+1 реляторов 1₁,... ,1_n+1. Каждый релятор содержит первое и второе устройства выборки/хранения 2₁ и 2₂, элемент “MIN” 3, элемент “МАХ” 4 и булевый инвертор 5, причем вход записи, информационный вход и выход устройства 2₁ соединены соответственно с входом инвертора 5, вторым входом элемента 4 и вторым входом элемента 3, подключенного выходом к информационному входу устройства 2₂, вход записи и выход которого соединены соответственно с выходом инвертора 5 и первым входом элемента 4, подключенного выходом к выходу релятора, первый, второй информационные и управляющий входы которого соединены соответственно с первым входом элемента 3, информационным входом и входом записи устройства 2₁. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1_n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными управляющими входами всех реляторов и вторым информационным входом релятора 1₁.

Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 1₁,... ,1_n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) x₁,... ,x_n+1∈(х_min, x_max) соответственно; на первый и второй настроечные входы селектора подаются соответственно цифровой сигнал y∈ {0,1} и опорное напряжение х∈ {x_min, x_max} (фиг.2). При y=1 (y=0) устройства 2₁ и 2₂ работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 3 и 4 воспроизводят базовые операции бесконечно-значной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (mах), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжение на выходе релятора 1_iбудет определяться рекуррентным выражением

где символами ∨ и · обозначены соответственно операции mах и min; есть номер момента времени t_j (фиг.2); W_(i-1)0=x_mах; W_0j=x_min. Длительность Δ t^* половины периода Т_j=2Δ t^* сигнала y должна удовлетворять условию Δ t^*>>Δ t, где Δ t=τ (n+1), а τ есть длительность задержки, вносимой элементом 4. В представленной ниже таблице приведены значения выражения (1) при n=3.

W11=x1	W21=x1∨x2	W31=x1∨x2∨x3	W41=x1∨x2∨x3∨x4
W12=xmin	W22=x1x2	W32=x1x2∨x1x3∨x2x3	W42=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4
W13=xmin	W23=xmin	W33=x1x2x3	W43=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4
W14=xmin	W24=xmin	W34=xmin	W44=x1x2x3x4

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W_(n+1)j:

где x_k(n+2-j)≠...≠x_k(n+1)∈{x₁,... ,x_n+1}; есть количество неповторяющихся БЛ-конъюнкций x_k(n+2-j)...x_k(n+1), определяемое как число сочетаний из n+1 по n+1-j. При j=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х^(r) заданного ранга r∈ {1,... ,n+1} в множестве {х₁,... ,x_n+1} (х⁽¹⁾=min(x₁,... ,x_n+1),... ,х⁽ⁿ⁺¹⁾=max(x₁,... ,x_n+1)). Таким образом, селектор (фиг.1) будет воспроизводить операцию

согласно которой селекция из n+1 сигналов х₁,... ,х_n+1 сигнала х^(r) (r∈ {1,... ,n+1}) осуществляется с помощью соответствующего количества m=n+2-r периодов сигнала y.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1} и обладает более простой по сравнению с прототипом структурой, так как каждый релятор в указанном селекторе имеет только три входа и один выход.

Ранговый селектор, состоящий из n реляторов, каждый из которых содержит два устройства выборки/хранения и булевый инвертор, вход которого соединен с входом записи первого устройства выборки/хранения, отличающийся тем, что в него дополнительно введен аналогичный упомянутым (n+1)-й релятор и в каждый релятор дополнительно введены элемент "MIN" и элемент "МАХ", причем информационный вход и выход первого устройства выборки/хранения соединены соответственно с вторым входом элемента "МАХ" и вторым входом элемента "MIN", подключенного выходом к информационному входу второго устройства выборки/хранения, вход записи и выход которого соединены соответственно с выходом булевого инвертора и первым входом элемента "МАХ", подключенного выходом к выходу релятора, первый, второй информационные и управляющий входы которого соединены соответственно с первым входом элемента "MIN", информационным входом и входом записи первого устройства выборки/хранения, выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными управляющими входами всех реляторов и вторым информационным входом первого релятора.