Ранговый сортировщик

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения сортировки пяти аналоговых сигналов по их ранговым признакам с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит два релятора, каждый из которых содержит замыкающие и размыкающие ключи, пять устройств выборки/хранения, булевый инвертор, два элемента «MIN», два элемента «МАХ». 2 ил.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2171496, кл. G 06 G 7/52, 2001 г.), которые выполняют сортировку четырех аналоговых сигналов по их ранговым признакам.

К причинам, препятствующим достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется сортировка пяти аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит два релятора и при n+1=5 выполняет сортировку пяти аналоговых сигналов по их ранговым признакам.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения сортировки пяти аналоговых сигналов необходимо восемь периодов импульсного сигнала настройки.

Техническим результатом изобретения является упрощение настройки за счет обеспечения сортировки пяти аналоговых сигналов по их ранговым признакам с помощью меньшего количества периодов импульсного сигнала настройки.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем два релятора, каждый из которых содержит объединенные выходами первый и второй, объединенные выходами третий и четвертый ключи, четыре устройства выборки/хранения и булевый инвертор, а второй релятор дополнительно содержит объединенные выходами пятый и шестой ключи, причем в i-ом реляторе четные и нечетные ключи выполнены соответственно размыкающими и замыкающими, первый - четвертый информационные входы образованы соответственно входами первого - четвертого ключей, выход первого и выход третьего ключей соединены соответственно с информационным входом первого и информационным входом второго устройств выборки/хранения, подсоединенных входами записи к второму управляющему входу i-го релятора и входу булевого инвертора, выход которого соединен с входом записи четвертого устройства выборки/хранения, подключенного выходом к второму выходу i-го релятора, в первом реляторе его первый управляющий вход образован входом управления первого - четвертого ключей, а выход булевого инвертора дополнительно соединен с входом записи третьего устройства выборки/хранения, подключенного выходом к первому выходу первого релятора, особенность заключается в том, что в i-ый релятор введены два элемента \MIN\, два элемента \МАХ\ и пятое устройство выборки/хранения, подключенное информационным входом, входом записи и выходом соответственно к выходу второго элемента \МАХ\, выходу булевого инвертора и третьему выходу i-го релятора, в котором выход первого устройства выборки/хранения соединен с первым входом первого элемента \MIN\ и первым входом первого элемента \МАХ\, а выход второго устройства выборки/хранения - с вторым входом первого элемента \MIN\ и вторым входом первого элемента \МАХ\, подключенного выходом к первому входу второго элемента \МАХ\ и первому входу второго элемента \MIN\, второй вход и выход которого соединены соответственно с вторым входом второго элемента \МАХ\ и информационным входом четвертого устройства выборки/хранения, в первом реляторе его пятый информационный вход и выход первого элемента \MIN\ подключены соответственно к второму входу второго элемента \МАХ\ и информационному входу третьего устройства выборки/хранения, а во втором реляторе его пятый, шестой информационные, первый управляющий входы, первый выход и второй вход второго элемента \МАХ\ соединены соответственно с входами пятого, шестого ключей, входом управления первого - шестого ключей, выходом первого элемента \MIN\ и выходом третьего устройства выборки/хранения, подсоединенного информационным входом и входом записи соответственно к выходу пятого ключа и входу булевого инвертора, первый, второй и третий выходы первого релятора являются соответственно первым, вторым и третьим выходами рангового сортировщика и соединены соответственно с вторым, четвертым информационными входами первого и вторым информационным входом второго реляторов, первый, второй настроечные входы и четвертый, пятый выходы рангового сортировщика образованы соответственно объединенными первыми, объединенными вторыми управляющими входами реляторов и объединенными четвертым информационным входом, вторым выходом, объединенными шестым информационным входом, третьим выходом второго релятора, подключенного первым выходом к пятому информационному входу первого релятора.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.

Ранговый сортировщик содержит первый и второй реляторы 11 и 12. Каждый релятор содержит первый,...,четвертый ключи 21,...,24 (релятор 12 дополнительно содержит пятый и шестой ключи 25 и 26), первое,...,пятое устройства выборки/хранения 31,...,35, первый и второй элементы \MIN\ 41 и 42, первый и второй элементы \МАХ\ 51 и 52, булевый инвертор 6, причем ключи 21, 23, 25 и 22, 24, 26 выполнены соответственно замыкающими и размыкающими, в реляторе 1i первый,...,четвертый информационные входы образованы соответственно входами ключей 21,...,24, объединенные выход ключа 21, выход ключа 22 и объединенные выход ключа 23, выход ключа 24 соединены соответственно с информационным входом устройства 31 и информационным входом устройства 32, подсоединенных входами записи к второму управляющему входу релятора 1i и входу инвертора 6, выход которого соединен с входом записи устройства 34, подключенного информационным входом и выходом соответственно к выходу элемента 42 и второму выходу релятора 1i и входом записи устройства 35, подключенного информационным входом и выходом соответственно к выходу элемента 52 и третьему выходу релятора 1i, в котором выход устройства 31 соединен с первым входом элемента 41 и первым входом элемента 51, а выход устройства 32 - с вторым входом элемента 41 и вторым входом элемента 51, подключенного выходом к первому входу элемента 42 и первому входу элемента 52, второй вход которого соединен с вторым входом элемента 42, в реляторе 11 его первый управляющий вход образован входом управления ключей 21,...,24, а выход инвертора 6 дополнительно соединен с входом записи устройства 33, подключенного информационным входом и выходом соответственно к выходу элемента 41 и первому выходу релятора 11, пятый информационный вход которого образован вторым входом элемента 52, в реляторе 12 его пятый, шестой информационные, первый управляющий входы, первый выход и второй вход элемента 52 соединены соответственно с входами ключей 25, 26, входом управления ключей 21,...,26, выходом элемента 41 и выходом устройства 33, подсоединенного входом записи и информационным входом соответственно к входу инвертора 6 и объединенным выходам ключей 25, 26. Первый, второй и третий выходы релятора 11 являются соответственно первым, вторым и третьим выходами рангового сортировщика и соединены соответственно с вторым, четвертым информационными входами релятора 11 и вторым информационным входом релятора 12, первый, второй настроечные входы и четвертый, пятый выходы рангового сортировщика образованы соответственно объединенными первыми, объединенными вторыми управляющими входами реляторов 11, 12 и объединенными четвертым информационным входом, вторым выходом, объединенными шестым информационным входом, третьим выходом релятора 12, подключенного первым выходом к пятому информационному входу релятора 11.

Работа предлагаемого рангового сортировщика осуществляется следующим образом. На первый, третий информационные входы релятора 11 и первый, третий, пятый информационные входы релятора 12 подаются соответственно аналоговые сигналы (напряжения) х1, х2 и х3, х4, х5; на первый, второй настроечные входы сортировщика подаются соответственно двоичные сигналы у12 ∈{0,1} (фиг.2). При у1=1 (у1=0) ключи 21, 23, 25 замкнуты (разомкнуты), а ключи 22, 24, 26 разомкнуты (замкнуты). При у2=1 (у2=0) устройства 31, 32 и 34, 35 работают соответственно в режимах выборки (хранения) и хранения (выборки), а устройство 33 релятора 12 и релятора 11 работает соответственно в режимах выборки (хранения) и хранения (выборки). Элементы \MIN\ и \МАХ\ воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжения на выходах сортировщика (фиг.1) будут определяться рекуррентными выражениями Z1j=Z1(j-1)Z2(j-1), Z2j=(Z1(j-1)∨Z2(j-1)Z3(j-1)Z4(j-1), Z3j=Z1(j-1)∨Z2(j-1)∨Z3(j-1)Z4(j-1), Z4j=(Z3(j-1)∨Z4(j-1)Z5(j-1), Z5j=Z3(j-1)∨Z4(j-1)∨Z5(j-1), где символами ∨ и · обозначены соответственно операции max и min; есть номер момента времени tj (фиг.2); Zr0=xr В представленной ниже таблице приведены значения указанных рекуррентных выражений.

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для Zr3:

где xkr≠...≠xk5 ∈{х1,...,х5}, N=C56-r есть количество неповторяющихся БЛ-конъюнкций xkr...хk5, определяемое как число сочетаний из 5 по 6-r.

Выражение (1) совпадает с видом n-арной поисковой функции (функция (6.7) на стр. 117 в книге: Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая при n=5 реализует алгоритм поиска (выбора) элемента х(r) заданного ранга r ∈{1,...,5} в множестве {x1,...,x5} (х(1)≤...≤х(5); ). Таким образом, на выходах предлагаемого сортировщика при j=3 получим Z13=x(1),...,Z53(5) отсортированный кортеж (х(1),...,х(5)) входных аналоговых сигналов x1,...,x5.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик обладает более простой по сравнению с прототипом настройкой, так как обеспечивает сортировку пяти аналоговых сигналов по их ранговым признакам с помощью трех периодов импульсного сигнала настройки.

Ранговый сортировщик, содержащий два релятора, каждый из которых содержит объединенные выходами первый и второй, объединенные выходами третий и четвертый ключи, четыре устройства выборки/хранения и булевый инвертор, а второй релятор дополнительно содержит объединенные выходами пятый и шестой ключи, причем в i-м реляторе четные и нечетные ключи выполнены соответственно размыкающими и замыкающими, первый - четвертый информационные входы образованы соответственно входами первого - четвертого ключей, выход первого и выход третьего ключей соединены соответственно с информационным входом первого и информационным входом второго устройств выборки/хранения, подсоединенных входами записи к второму управляющему входу i-го релятора и входу булевого инвертора, выход которого соединен с входом записи четвертого устройства выборки/хранения, подключенного выходом к второму выходу i-го релятора, в первом реляторе его первый управляющий вход образован входом управления первого - четвертого ключей, а выход булевого инвертора дополнительно соединен с входом записи третьего устройства выборки/хранения, подключенного выходом к первому выходу первого релятора, отличающийся тем, что в i-й релятор введены два элемента \MIN\, два элемента \МАХ\ и пятое устройство выборки/хранения, подключенное информационным входом, входом записи и выходом соответственно к выходу второго элемента \МАХ\, выходу булевого инвертора и третьему выходу i-го релятора, в котором выход первого устройства выборки/хранения соединен с первым входом первого элемента \MIN\ и первым входом первого элемента \МАХ\, а выход второго устройства выборки/хранения - с вторым входом первого элемента \MIN\ и вторым входом первого элемента \МАХ\, подключенного выходом к первому входу второго элемента \МАХ\ и первому входу второго элемента \MIN\, второй вход и выход которого соединены соответственно с вторым входом второго элемента \МАХ\ и информационным входом четвертого устройства выборки/хранения, в первом реляторе его пятый информационный вход и выход первого элемента \MIN\ подключены соответственно к второму входу второго элемента \МАХ\ и информационному входу третьего устройства выборки/хранения, а во втором реляторе его пятый, шестой информационные, первый управляющий входы, первый выход и второй вход второго элемента \МАХ\ соединены соответственно с входами пятого, шестого ключей, входом управления первого - шестого ключей, выходом первого элемента \MIN\ и выходом третьего устройства выборки/хранения, подсоединенного информационным входом и входом записи соответственно к выходу пятого ключа и входу булевого инвертора, первый, второй и третий выходы первого релятора являются соответственно первым, вторым и третьим выходами рангового сортировщика и соединены соответственно с вторым, четвертым информационными входами первого и вторым информационным входом второго реляторов, первый, второй настроечные входы и четвертый, пятый выходы рангового сортировщика образованы соответственно объединенными первыми, объединенными вторыми управляющими входами реляторов и объединенными четвертым информационным входом, вторым выходом, объединенными шестым информационным входом, третьим выходом второго релятора, подключенного первым выходом к пятому информационному входу первого релятора.



 

Похожие патенты:

Изобретение относится к области аналоговой вычислительной техники, автоматики и систем управления. .

Изобретение относится к аналоговой вычислительной технике, автоматике систем управления и коммутирования и может быть использовано для преобразования структуры данных, представленных в виде кортежей аналоговых сигналов, для реализаций различных перегруппировок информации, для построения коммутационных процессоров.

Изобретение относится к реляторной вычислительной и коммутационной технике и может быть использовано в аналоговых вычислительных машинах и коммутационных процессорах.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др
Наверх