Устройство для измерения ускорений

Изобретение предназначено для применения в качестве чувствительного элемента в системах стабилизации, наведения и навигации и может найти применение в приборах измерения механических величин компенсационного типа. В устройство введены две активные параллельные отрицательные обратные связи, одна аналоговая с выхода усилителя на один из входов второго суммирующего элемента, выход которого соединен с входом датчика моментов, через последовательно соединенные: первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которой соединен с генератором опорного напряжения через второй логический элемент, первый прецизионный релейный элемент, сглаживающий фильтр, фильтр верхних частот, первый преобразователь напряжение-ток, другая - цифровая с выхода усилителя на второй вход второго суммирующего элемента через последовательно соединенные первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, первый прецизионный релейный элемент, сглаживающий фильтр, первый суммирующий элемент, релейный элемент, ждущие синхронные генераторы, RS-триггер, первую пару схем совпадения, малоразрядный реверсивный двоичный счетчик, малоразрядный итоговый регистр, преобразователь цифровой информации в прямой код, двоичный умножитель, вторую пару схем совпадения, реверсивный двоичный счетчик, регистр стека, сумматор, выходной регистр, схему сравнения, суммирующий счетчик, второй прецизионный релейный элемент, второй преобразователь напряжение-ток. Введение в одну параллельную отрицательную обратную связь фильтра верхних частот, а в другую, цифровую, малоразрядного реверсивного двоичного счетчика, малоразрядного итогового регистра, преобразователя цифровой информации в прямой код, двоичного умножителя, схем совпадения, реверсивного двоичного счетчика, регистра стека, сумматора, выходного регистра, суммирующего счетчика, схемы сравнения позволило создать устройство, в котором в импульсной (цифровой) обратной связи формируются основной и разностный цифровые коды, обеспечивающие выдачу сглаженной цифровой информации с выхода реверсивного двоичного счетчика. Техническим результатом является повышение точности измерений. 1 ил.

 

Устройство предназначено для применения в качестве элемента в системах стабилизации, наведения и навигации. Изобретение может найти применение в приборах измерения механических величин компенсационного типа.

Известно устройство для измерения ускорений (патент РФ №2098833, МПК⁶ G 01 P 15/13, опубл. 10.12.97), содержащее чувствительный элемент, включающий в себя два неподвижных электрода и подвижную пластину, три усилителя, два резистора, при этом выход первого усилителя подключен к первому резистору, а вход второго усилителя соединен со вторым резистором и является выходом устройства. Для повышения помехоустойчивости при воздействии электрических помех в него введен источник опорного напряжения, генератор электрического сигнала, две транзисторные пары, три резистора, два конденсатора, позволяющих за счет охвата усилителей отрицательной обратной связью осуществить компенсацию электрических помех.

Недостатком данного устройства является низкая точность измерения, так как выбор коэффициента усиления в жесткой отрицательной обратной связи ограничен условием устойчивости системы.

Наиболее близким по техническому решению является устройство (RU 2189046 C1, G 01 P 15/13. Бюл. №25, 10.09.2002), содержащее чувствительный элемент, две параллельные отрицательные обратные связи, одну аналоговую с выхода усилителя на один из входов датчика моментов через последовательно включенные первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, первый прецизионный релейный элемент, сглаживающий фильтр, первый суммирующий элемент, сопряженный фильтр верхних частот, первый преобразователь напряжение-ток, второй суммирующий элемент, выход второго суммирующего элемента соединен с одной из диагоналей мостовой схемы, другая диагональ мостовой схемы, в плечо которой введена обмотка датчика моментов, соединена с одним из входов первого суммирующего элемента через дифференциальный операционный усилитель, цифровая обратная связь введена с выхода усилителя на другой вход датчика моментов через последовательно включенные первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, первый прецизионный релейный элемент, сглаживающий фильтр, первый суммирующий элемент, сопряженный фильтр низких частот, третий суммирующий элемент, релейный элемент, ждущие синхронные генераторы, RS-триггер, один из выходов которого соединен со вторым прецизионным релейным элементом, второй преобразователь напряжение-ток, второй суммирующий элемент, мостовую схему, другой выход RS-триггера соединен с входом итогового регистра через схемы совпадения (И) и реверсивный двоичный счетчик, причем один из входов третьего суммирующего элемента соединен с генератором стабильной частоты через схему синхронизации и генератор пилообразного напряжения, вторые входы ждущих синхронных генераторов, схем совпадения И, итогового регистра соединены с одним из выходов схемы синхронизации, кроме того, устройство содержит генератор опорного напряжения, один из выходов которого соединен с входом датчика угла, а другой - с входом схемы ИЛИ через второй логический элемент. Выход с итогового регистра является цифровым выходом устройства.

Недостатком подобного устройства является невысокая точность измерения из-за наличия двух пассивных отрицательных обратных связей с сопряженными фильтрами верхних и нижних частот и дискретный характер выдачи информации о действующем ускорении в виде цифрового кода с итогового регистра.

Задачей предложенного технического решения является повышение точности измерения ускорений.

Поставленная цель достигается тем, что в устройство, содержащее чувствительный элемент, датчик моментов, включенный в отрицательную обратную связь, логические элементы, сглаживающий фильтр, суммирующие элементы, фильтр верхних частот, ждущие синхронные генераторы, прецизионные релейные элементы, схемы совпадения, двоичный умножитель, RS-триггер, преобразователи напряжение-ток, введены две активные параллельные отрицательные обратные связи, одна аналоговая с выхода усилителя на один из входов второго суммирующего элемента, выход которого соединен с входом датчика моментов, через последовательно соединенные: первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которой соединен с генератором опорного напряжения через второй логический элемент, первый прецизионный релейный элемент, сглаживающий фильтр, фильтр верхних частот, первый преобразователь напряжение-ток, другая цифровая с выхода усилителя на второй вход второго суммирующего элемента через последовательно соединенные первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, первый прецизионный релейный элемент, сглаживающий фильтр, первый суммирующий элемент, релейный элемент, ждущие синхронные генераторы, RS-триггер, первую пару схем совпадения, малоразрядный реверсивный двоичный счетчик, малоразрядный итоговый регистр, преобразователь цифровой информации в прямой код, двоичный умножитель, вторую пару схем совпадения, один из входов которых соединен с выходом малоразрядного итогового регистра, реверсивный двоичный счетчик, регистр стека, сумматор, один из входов которого соединен с одним из выходов реверсивного двоичного счетчика, выходной регистр, схему сравнения, другой вход которой соединен со схемой синхронизации через суммирующий счетчик, второй прецизионный релейный элемент, второй преобразователь напряжение-ток, причем второй вход первого суммирующего элемента соединен с генератором стабилизированной частоты через схему синхронизации, генератор пилообразного напряжения, и дополнительные входы ждущих синхронных генераторов, первой и второй пар схем совпадения, малоразрядного реверсивного двоичного счетчика, малоразрядного итогового регистра, двоичного умножителя, регистра стека и суммирующего счетчика соединены со схемой синхронизации, а выход генератора опорного напряжения соединен с одним из входов датчика угла, выход которого соединен с входом усилителя, выходная информация, пропорциональная действующему ускорению, выдается с выхода реверсивного двоичного счетчика.

За счет введения в одну параллельную отрицательную обратную связь фильтра верхних частот, а в другую малоразрядного реверсивного двоичного счетчика, малоразрядного итогового регистра, преобразователя цифровой информации в прямой код, двоичного умножителя, схем совпадения, реверсивного двоичного счетчика, регистра стека, сумматора, выходного регистра, суммирующего счетчика, схемы сравнения позволило создать устройство, в котором в импульсной (цифровой) обратной связи формируется основной и разностный цифровые коды, обеспечивающие выдачу сглаженной цифровой информации с выхода реверсивного двоичного счетчика. Все это позволило создать устройство для измерения ускорений повышенной точности.

На чертеже изображена функциональная схема устройства.

Устройство для измерения ускорений содержит чувствительный элемент 1, угловое положение которого фиксируется датчиком угла 2, обмотка возбуждения которого соединена с генератором опорного напряжения 3. Выходная обмотка датчика угла 2 соединена с усилителем 4 со стабильным коэффициентом усиления, выход которого соединен с входом первого логического элемента 5. Вход второго логического элемента 6 соединен с одним из выходов генератора опорного напряжения 3, а выход второго логического элемента 6 соединен с одним из входов схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (схема сложения по модулю “2”), другой вход схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 соединен с выходом первого логического элемента 5. Выход схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 соединен с входом первого прецизионного релейного элемента 8, выход которого соединен с входом сглаживающего фильтра 9. Один из выходов сглаживающего фильтра 9 соединен через фильтр верхних частот 10, первый преобразователь напряжение-ток 11 с входом второго суммирующего элемента 12, выход которого соединен с входом датчика момента 13. Другой выход сглаживающего фильтра 9 соединен с одним из входов первого суммирующего элемента 14. Второй вход суммирующего элемента 14 соединен с выходом генератора пилообразного напряжения 15, вход которого через схему синхронизации 16 соединен с выходом генератора стабилизированной частоты 17. Вход релейного элемента 18 соединен с выходом первого суммирующего элемента 14, а выход релейного элемента 18 с входами ждущих синхронных генераторов 19 и 20. Дополнительные входы ждущих синхронных генераторов 19 и 20 соединены со схемой синхронизации 16 (f₀). Выходы ждущих синхронных генераторов 19 и 20 соединены с соответствующими входами RS-триггера 21. Выходы RS-триггера 21 через первую пару схем совпадения 22 и 23 соединены с входами малоразрядного реверсивного двоичного счетчика 24. Схема совпадения 22 соединена с суммирующим входом малоразрядного реверсивного двоичного счетчика 24, а схема совпадения 23 соединена с вычитающим входом малоразрядного реверсивного двоичного счетчика 24, другой вход малоразрядного реверсивного двоичного счетчика 24 соединен с одним из выходов схемы синхронизации 16 (f₂). Входы первой пары схем совпадения 22 и 23 соединены с одним из выходов схемы синхронизации 16 (f₁). Выход малоразрядного реверсивного счетчика 24 соединен с одним из входов малоразрядного итогового регистра 25, другой вход малоразрядного итогового регистра 25 соединен с одним из выходов схемы синхронизации 16 (f₃). Выход малоразрядного итогового регистра 25 соединен через преобразователь цифровой информации в прямой код 26 с одним из входов двоичного умножителя 27. Другой вход двоичного умножителя 27 соединен с одним из выходов схемы синхронизации 16 (f₄). Входы второй пары схем совпадения 28 и 29 соединены с выходами двоичного умножителя 27 и малоразрядного итогового регистра 25. Схема совпадения 28 соединена с суммирующим входом реверсивного двоичного счетчика 30, а схема совпадения 29 соединена с вычитающим входом реверсивного двоичного счетчика 30. Один из выходов реверсивного двоичного счетчика 30 соединен через регистр стека 31 с одним из входов сумматора 32, другой выход 30 - с другим входом сумматора 32. Один из входов регистра стека 31 соединен с одним из входов схемы синхронизации 16 (f₆). Сумматор 32 через выходной регистр 33 соединен с одним из входов схемы сравнения 34, другой вход 34 соединен через суммирующий счетчик 35 со схемой синхронизации 16 (f₅). Выход схемы сравнения 34 через последовательно соединенные второй прецизионные релейный элемент 36, второй преобразователь напряжение-ток 37 соединен со вторым входом второго суммирующего элемента 12. Информации о действующем ускорении в цифровом коде выдается с выхода реверсивного двоичного счетчика 30.

Внутреннее содержание блоков, реализующих устройство для измерения ускорения, описано в книгах: Майоров С.А., Новиков Г.И. "Принцип организации цифровых машин". Л.: Машиностроение, 1974, 432 с.; Хоровиц П., Хилл У. "Искусство схемотехники". М.: Мир, т.1-3, 1993.

Работа предлагаемого устройства осуществляется следующим образом.

Отклонение чувствительного элемента 1 под действием ускорения W/g фиксируется датчиком угла 2, обмотка возбуждения которого запитывается от генератора опорного напряжения 3. Выходной сигнал с датчика угла 2 усиливается усилителем переменного тока со стабильным коэффициентом передачи 4. С выхода первого логического элемента 5 входной сигнал с усилителя 4 представляется в виде сигнала прямоугольной формы с частотой генератора опорного напряжения 3. Для выделения фазы отклонения чувствительного элемента 1 предусмотрен в схеме второй логический элемент 6, на вход которого подается сигнал с генератора опорного напряжения 3. На выходе второго логического элемента 6 будет сигнал, аналогичный по форме сигналу с первого логического элемента 5. Выходные сигналы с 5 и 6, сдвинутые по фазе, поступают на соответствующие входы схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (схема сложения по модулю “2”), осуществляющей операцию логического сложения. Если сигналы с логических элементов 5 и 6 имеют фазовый сдвиг, отличный от нуля, то на входе схемы ИЛИ 7 имеется логическая единица “1” в противном случае “0”. По форме сигнал с выхода схемы 7 имеет аналогичную форму сигналам с выхода 5 и 6. Выходной сигнал с выхода 7 поступает на вход первого прецизионного релейного элемента 8, переключение которого происходит на несущей частоте генератора 3, и при этом осуществляется фиксация уровня сигнала с выхода 7. Сглаживающий фильтр 9 осуществляет выделение уровня сигнала с выхода 8 в соответствии с фазой отклонения чувствительного элемента 1. Фильтр верхних частот 10, включенный в одну из параллельных отрицательных связей, обеспечивает заданную форму переходного процесса в предлагаемом устройстве и включен на выход сглаживающего фильтра 9. Так как входом для датчика моментов 13 является ток, то с выхода фильтра верхних частот 10 на один из входов второго суммирующего элемента 12 включен первый преобразователь напряжение-ток 11, и результирующий ток с выхода 12 подается на обмотку управления датчика моментов 13. Сглаженный сигнал в виде уровня с выхода сглаживающего фильтра 9 поступает на один из входов первого суммирующего элемента 14, включенного в другую параллельную отрицательную обратную связь (цифровую). На другой вход первого суммирующего элемента 14 поступает сигнал с выхода генератора пилообразного напряжения 15, для которого входным сигналом является сигнал со схемы синхронизации 16, вход которого соединен с генератором стабилизированной частоты 17. На выходе первого суммирующего элемента 14 будет сигнал пилообразной формы, смещенный по уровню в зависимости от фазы отклонения чувствительного элемента 1. Релейный элемент 18, включенный на выход 14, срабатывает по знаку сигнала с выхода суммирующего элемента 14 и сигнал в виде ШИМа поступает на входы ждущих генераторов 19 и 20, которые взводятся от релейного элемента 18 и вырабатывают синхроимпульсы (с частотой привязки схемы синхронизации 16 f₀), частота которых определяется частотой переключения релейного элемента 18. В зависимости от фазы на RS-триггер 21 подается импульс с генератора 19 либо с генератора 20. На один из входов первой пары схем совпадения 22 и 23 (схем “И”) подаются сигналы с выхода RS-триггера 21, на другие импульсы счета (с частотой f₁) со схемы синхронизации 16. В зависимости от состояния триггера 21 импульсы с первой пары схем совпадения 22 и 23 будут подаваться либо на суммирующий, либо на вычитающий входы малоразрядного реверсивного двоичного счетчика 24. По окончании периода колебаний чувствительного элемента 1 информация из счетчика 24, равная разности числа “положительных” и “отрицательных” импульсов, по сигналу f₂ (импульса установки) со схемы синхронизации 16 переписывается в малоразрядный итоговый регистр 25 по f₃ (импульсу записи) со схемы синхронизации 16. Цифровой код с малоразрядного итогового регистра 25 поступает в преобразователь цифровой информации в прямой код 26, в котором положительная информация с малоразрядного итогового регистра 25 представляется в прямом коде, а отрицательная - в дополнительном. Старший знаковый разряд в малоразрядном итоговом регистре 25 показывает отклонение чувствительного элемента 1. Цифровой код с преобразователя цифровой информации в прямой код 26 поступает на двоичный умножитель 27, сигнал на выходе которого представляется в виде синхроимпульсов y=xf₄/2ⁿ (где х - цифровой код с преобразователя цифровой информации в прямой код 26, f₄ - частота заполнения со схемы синхронизации 16, n - разрядность малоразрядного реверсивного двоичного счетчика 24). Синхроимпульсы с двоичного умножителя 27 поступают на входы второй пары схем совпадения 28 и 29, на другие входы которых поступает старший знаковый разряд с малоразрядного итогового регистра 25. Если знаковый разряд с малоразрядного итогового регистра 25 совпадает со знаковым разрядом цифрового входа с выхода двоичного умножителя 27, то цифровой код с двоичного умножителя 27 поступает на суммирующий вход реверсивного двоичного счетчика 30, в противном случае - на вычитающий вход реверсивного двоичного счетчика 30. Информация со счетчика реверсивного двоичного 30, равная разности числа “положительных” и “отрицательных” импульсов, записывается по импульсу f₆ с устройства схемы синхронизации 16 в регистр стека 31. На выходе цифрового сумматора 32, включенного на выход регистра стека 31 и реверсивного двоичного счетчика 30, имеем основной и разностный цифровой код, который после запоминания в выходном регистре 33 поступает на один из входов схемы сравнения 34. Другой вход схемы сравнения 34 соединен с выходом суммирующего счетчика 35, заполнение которого осуществляется с частотой f₅ заполнения со схемы синхронизации 16. Цифровые коды с суммирующего счетчика 35 и выходного регистра 33 сравниваются схемой сравнения 34 и, если код выходного регистра 33 больше чем с суммирующего счетчика 35, то на выходе схемы сравнения 34 имеем логический “0”, в противном случае - “1”. Информация со схемы сравнения 34 поступает на вход второго прецизионного релейного элемента 36, переключение которого осуществляется с частотой f₇ со схемы синхронизации 16, и выходной сигнал в виде ШИМа поступает на вход второго преобразователя напряжение-ток 37, затем, после преобразования, - на другой вход второго суммирующего элемента 12. Результирующий сигнал с выхода 12 поступает на обмотку управления датчика моментов 13, который возвращает чувствительный элемент 1 в исходное положение.

Введение в устройство двух параллельных активных отрицательных обратных связей позволяет создавать устройство повышенной точности, в котором заданное качество переходного процесса обеспечивается аналоговой отрицательной обратной связью, а выдача сглаженной цифровой информации, с выхода реверсивного двоичного счетчика 30 обеспечивается основным и разностным цифровыми кодами в цифровой отрицательной обратной связи, реализация которых осуществляется малоразрядным реверсивным двоичным счетчиком и итоговым регистром, преобразователем цифровой информации в прямой код, двоичным умножителем, схемами совпадения, реверсивным двоичным счетчиком, регистром стека, сумматором, выходным регистром, схемой сравнения и суммирующим счетчиком.

Устройство для измерения ускорений, содержащее чувствительный элемент, датчик моментов, включенный в отрицательную обратную связь, логические элементы, сглаживающий фильтр, суммирующие элементы, фильтр верхних частот, ждущие синхронные генераторы, прецизионные релейные элементы, схемы совпадения, двоичный умножитель, RS-триггер, преобразователь напряжение-ток, отличающееся тем, что в него введены две активные параллельные отрицательные обратные связи, одна аналоговая с выхода усилителя на один из входов второго суммирующего элемента, выход которого соединен с входом датчика моментов, через последовательно соединенные: первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которой соединен с генератором опорного напряжения через второй логический элемент, первый прецизионный релейный элемент, сглаживающий фильтр, фильтр верхних частот, первый преобразователь напряжение-ток, другая цифровая с выхода усилителя на второй вход второго суммирующего элемента через последовательно соединенные первый логический элемент, схему ИСКЛЮЧАЮЩЕЕ ИЛИ, первый прецизионный релейный элемент, сглаживающий фильтр, первый суммирующий элемент, релейный элемент, ждущие синхронные генераторы, RS-триггер, первую пару схем совпадения, малоразрядный реверсивный двоичный счетчик, малоразрядный итоговый регистр, преобразователь цифровой информации в прямой код, двоичный умножитель, вторую пару схем совпадения, один из входов которых соединен с выходом малоразрядного итогового регистра, реверсивный двоичный счетчик, регистр стека, сумматор, один вход которого соединен с одним из выходов реверсивного двоичного счетчика, выходной регистр, схему сравнения, другой вход которой соединен со схемой синхронизации через суммирующий счетчик, второй прецизионный релейный элемент, второй преобразователь напряжение-ток, причем второй вход первого суммирующего элемента соединен с генератором стабилизированной частоты через схему синхронизации, генератор пилообразного напряжения, и дополнительные входы ждущих синхронных генераторов, первой и второй пар схем совпадения, малоразрядного реверсивного двоичного счетчика, малоразрядного итогового регистра, двоичного умножителя, регистра стека и суммирующего счетчика соединены со схемой синхронизации, а выход генератора опорного напряжения соединен с одним из входов датчика угла, выход которого соединен с входом усилителя и выходная информация, пропорциональная действующему ускорению, снимается с выхода реверсивного двоичного счетчика.