Арифметическое устройство специализированной цифровой вычислительной машины

 

234753

Савв Советсккв

Соцкалисткческкх

Респувлик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Кл, 42m3, 7, 38

Заявлено 27Х.1967 (№ 1162652, 26-24) с присоединением заявки №

Приоритет

Опубликовано 10.1.1969. Бюллетень ¹ 4.ЧПК G 061

Комитет по делам кза0ретений и открытий прн Совете Министров

СССР

УД1(, 681.325.5:681.323 (088.8) Дата опубликования описания 28Х.1969

Авторы изобретения

В. А. Субботин и А. В. Шилейко

Московский институт инженеров железнодорожного транспорта

Заявитель

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО СПЕЦИАЛИЗИРОВАННОЙ

ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЬ1

У =.Р

i=0

Известны арифметические устройства специализированных цифровых вычислительных машин, содержащие сумматоры накопительного типа, сдвигающие регистры, ключи, блок управления, а также схему анализа множителя и схему определения частного.

Предложенное устройство отличается от нзвеcTklk lx тем, что оно содержит схемы «Исключенного ИЛИ», причем выходы первого регистра сдвига подсоединены ко входам первых схем «Исключенного ИЛИ», другие Входы которых соединены с блоком управления, выходы схем подключены ко входам первого сумматора. Выходы второго регистра сдвига связаны со входами вторых схем «Исключенного ИЛИ», вторые входы которых соединены с блоком управления. Выходы этих схем подключены ко входам второго сумматора. Выходы третьего регистра сдвига подсое lèíånû через третьи схемы «Исключенного 11ЛИ», также соединенные с блоком управления, ко входам третьего сумматора. Выходы суммы и переноса первого сумматора подключены через соответствующие ключи, связанные с блоком управления, ко вторым схемам «Исключенного ИЛИ», а выходы третьего сумматора через ключи подсоединены ко второму регистру сдвига.

Такое соединение элементов позволяет значительно расширить функциональные возмо>кности устройства.

В устройстве использован способ умножения с промежуточным суммированием частных гроизведенцй с убыстрением распространенц» переносов при окончательном суммировании.

Этот способ умножения с анализом нескольких разрядов удачно сочетается с одним из методов асинхронного деления с логическим убыстрением, основанном на уменьшении раз10 рядной сетки остатка, используемого для определения знака и цифр частного.

Извлечение квадратного корня основано на следующих соотношениях:

У;,l — У;+ ;Х,(2 Х, +:;Л Х)

Yi k — Y +:-; 2 (2Х+",2 )

Х, = О, У, = О, sign (Х вЂ” Х) —, = О л —:т2 n — lo . A„„.с: const.

Все указанные операции могут быть реали25 зованы в структуре, в состав которой входят три накопительных регистра и ряд регистров сдвига.

Блок-схема предлагаемого устройства представлена на чертеже.

30 Устройство содержит сум м атор 1 н а коп ительного типа, схемы 2 внутригруппового пс234753

15

Yi+I — Уе+ с;Хее2 —

Хе,1 — Хе — се У,2 —

Ь<е.. = arCtg2 — (2) и

z = n; d j.I

Е=1

ып

;Х„= „

Пcosл.е П cosл..

i=1 j=I

n=const, Y рсноса, схемы, 3 межгруппового переноса, сумматоры 4 и 5 накопительного типа, регистры

6 и 7 сдвига, шину 8 сигнала блока управления, шину 9 переноса, ключи 10, пишу 11 управления, схемы 12 «Исключенное ИЛИ», шины 1, 3 управления, схемы 14 «Исключенное

ИЛИ», шины 15 передачи сл Irlteift шину 16 управления, счетные входы 17, шину 18 упраглсния, кено t 19, ревсрсивный регистр 20 сдвига, шипу 21 подачи множителя, шины 22 и 28 управления, схему 24 анализа двух разрядоь множителя, выходы 25 и 26 схемы ана,.I I!3 !1 illHO>I< HTC 15I, IIIHH1>I 27 IIO 7 2 fH >>!но>к>!мого, шину 28 подачи импульсов сдвига, шину 29 подrl÷è единицы, шину 30 подачи знака частного остатка, шину, 31 подачи сигня тя при комбинации 1111, схему 32 выработки цифр частного, шину 33 псредачп содержимого регистра, схс,ll>1 )4 «Искл)очс))ного ИЛИ», шин ы 85 у f l p Я в. с и H 51, и и н I>I 36) 11 0 р 0 д Я и и, к, 1! О и

87, шины 38 управления, шины,>9 управления, шины 40 передачи, схему 41 «Искл)оченное

И )1И»

Тригонометрические операции вы 1 tc, cHftst основаны па соотношениях:

Первый сумматор 1 со схемами 2 внутригруппового переноса и схемами . 3 межгруппового переноса идентичен накопительным сумматорам 4 и 5. Эти блоки используются;1ля

РЕЯ If!sr!I!HI! ОПСРЯ ЦИИ Я,ЧГСОРЯ fl !ЕСКОГО С. 10>КСпня. РегHCTpl>1 6 H 7 также и1 HTHilHI>1 IIO КОпструкцип.

1 як !<я!< сложснпс Iвл5!с г<51 О 1с!1ь важной

Of!< .Pr1HH011, КО!1 ЭТО СЛС,!Уст HЗ rills 1ПЗЯ PCHI3Cм ы х 3 а д я I, () я <. с. > 1 0 т р и м н и я 1 я л с О ) г я 111! 3 я 11 и to ело>ксппя н предлагаемом блоке.

Каждый сумматор 1, 4, 5 имеет независимую систему адресации, что позволяет ускорить суммирование в три раза. Однако статист)п10скис исследования программ показывают, что такой режим реализовать трудно.

1эяд последовательных сложений типичен для умножения, поэтому должны быть предусмотрены соответствующие аппаратурпые решения, позволяющие сократить время, затрачиваемое на это.

В предлагаемом устройствс используется следующий метод сложения.

В одном из регистров осуществляется логическое сложение, переносы суммируются в другом накопительном регистре. Идея метода поясняется следующим примером, 25

1 1 1 1 1 Первое слагаемое ПЕРВОЕ СЛО,еКЕНИЕ

1 1 1 1 Второе слагаемое

0 0 О О О Первая сумма ! 1 1 1 Первая группа переносов

0 0 0 О О П<рвая логическая сумма ВТОРОЕЕ СЛ ОЧКЕ Н И Е

1 1 1 1 Третье слагаемое

1 1 1 1 Вторая сумма

О О О О О Вторая группа переносов

1 1 1 1 1 Первые переносы

О 0 О О 0 Вторые переносы

1 1 1 Вторая логическая сумма

ТРГ ТЬЕ СЛО)КЕНИЕ

1 1 1 1 1ствертос слагаемое

О О 0 0 0 Третья,1ol ическая сумма

1 1 1 1 llcpH110 переносы

1 1 1 Результирующие переносы

1 1 1 1 Вторые переносы

1 1 1 1 О Результат

Из примера следует, что переносы во втором накопительном регистре генерируются в два раза медленнее, чем в том случае, если бы они вырабатывались в первом регистре в обычнс:I режиме сло>кения.

Логическое сложение осуществляется в сумматоре 1, причем соответствующие схемы переноса не работают.

Переносы суммируются в сумматоре 4, в котором также предусмотрены соответствующие схемы переноса.

Указанный метод умножения имеет следующие времспныс характеристики: каждый цикл характеризуется операцией сложения и сдвига, поэтому нод время распространения переноса в другом регистре отводят по крайней мере два указанных интервала времени. Так как это время достаточно для распространения переносов, полное время сложения nl чиРЯ1гпО (" 1 1) (Е слож + Е слв).

При многократном ело>кении схемы переноса сумматора 1 отклк)чаются сигналом, передаваемым по шине 8, и сигналы переноса регистра псрсдаются по шине 9 на ключи 10, управлясмыс сигняламп по шипам 11. Ключи

10 подсоед1шсць1 к схемам 12 «Исключенное !

1ЛИ», управляемым блоком управления по шинам 18 (блок управления на чертеже не представлен).

Обы шос сложение обеспечивается обычной инструкцией алгебраического сложения.

Если сложение осуществляется в сумматоре

1, слагаемые посылаются через схемы 14 от шш1 15. Схемы 14 получают сигналы управления по шинам 16. Выходы схемы 14 связаны со счетными входами 17 сумматора 1.

Переносы накапливаются в регистре 7, и после окончательного сло>кения блок управления формирует сигнал по шине 18, в результате чего открывается ключ 19 и разрешается сложение содержимого сумматора 1 с содержимым сумматора 4.

234753

5 !

О в с мма60

При умножении множитель помещается в реверсивный регистр сдвига, множитель передается по ш нам 21. Сдвиг влево происходит путем подачи сигналов по ш,i!Iai»I 28.

Схема 24 анализа двух разрядов мио>ките7Я формирует сигналы по выходам 25 и 26. Эти сигналы псредаютсл иа блок управления, в котором вырабатываются импульсы управления, обеспечивающие указанный рсж. .м умно>кения.

Множимое передастся по шинам 27 иа рсгистр 7 сдвига, !Iìïóëüñû сдвига посылаются по шине 28.

Сложенис и вы и«ганне частных произведений осуществляют схемы 14 «Иск710 1сннос

ИЛИ», управляемые по шинам 16, иа выходе которых образуется прямая либо обратная величина. Дополиительнал един«1,а, иеоб..одимая для образования дополнительного кола, передаетсл по шине 29.

Произведение получается в сум 12Торс 1.

Сдвиг вправо, используемый при указанном методе умножения, также использустсл при реализации выбранного метода деления. Делимое помещается в сумматор 1, делитель— в регистр 7.

Лнализ знака осуществляется длл четырех старших разрядов.

Хотя схемы переноса при этом не работают, îни используются для выявления ситуации, когда остаток имеет четыре единицы, и для формирования сигнала перехода к обычному делению без возвращения к остатку.

Знак частного остатка посылается в блок управления по шине 80, сигна,;.ода к обычному делению передается по шине 81.

Схема 82 выработки частного служит для анализа знакового разряда сумматора I, частное записывается в регистр б.

Время умножения соответственно равно

n+1

2 (Тсло,, +Тсдц ) . Оио IIp110 1ижастся и в рс

>мени умно>кения наиболее быстрым методом.

Время деления соответствует времени деления одним из наиболее быстродействующих методов. Однако блок управления при этом вырабатывает более сложные управляющие последовательности.

Для извлечения квадратного корня используется соотношение (1). Регистр 20 используется для выработки 2 путем сдгнга единицы. Квадратный корень получается в накопительном сум;12TopI. 5. Подкореннос выра>кение в случае изв.лечения квадратного корня помещается в сумматоре 4, части шый корень формируется в сумматоре 1.

При возведении величины в квадрат ее помещают в сумматор 5, при этом вели иша з, зависит от знака числа в указанном сумматоре. Значения, записанные в регистре 20, должны передагаться в сумматор 5 с инверсией. Информация о знаке передается в блок управления от знакового разряда сум i2Topa 5> и блок управления вырабатывает сигналы уп!

55 раьлспия, поступа1ошис иа разли:иыс схемы арифмети1сского устройства.

В регистр 7 первоначально зап1н ывастсл

Х;>-— -О> содержимое регистра 20 1.ерсдастсл в рсГlicTp сдвиГ3 7 >1срсз шин»1 88 и схем ь1

«Исклю leiiiloe ИП11» W, иа которые иостуIl3I0T Clil Il

Глок управлси11Я формирует исобходимыс сиг1 алы уиравлсиил. Далее осуществ75!clc5! ну>к1135 последоватсльиость сдвигов, Даииыс перед31отсл иа сумматор 1 ио счстиым входам 17, 1 ричсм B сумматорс получают квадрат велиЧИИЬ1.

11ачинал со слс 1.7ощего T31, та исобходимо

11РIII>2 «> 1ять Л; ..Л; в с 010 О lc Pc дь д07жио быть записано в разрядной ссткс от cTàðøåã0 разрлда 10 разрлда, в котором записана величина " . Это ос, щсствллетсл путем под3чи указанной вели il!HI>I 113 регистр сдвига 6 но шинам 86 1срсз i.,!101и 87, уиравлясмыс 1шсши1,ми сигналами ol ши1 ы уиравлс1ил 88.

Операция протекает параллельно с передачей 2 — . Предусмотрены схемы 12 перезаписи

2 Л; . При 3TOXI l C IIIII OB ОсуlUCCTBлл ется п3раллельно со сдвигом > . Даииыс из регистра 6 после сдвига передаются иа сумматор 4 и вычитаютсл из сго содержимого. Затем содержимое сумматора 1 вы штается из содержимого рсп1стра 7. При возведении в квадрат получаетсл ошибка за cчст полной переда и ш1формаш1и с сумматора 5 на регистр б.

По шине 89 ииформаш1я передастся в б,ток управления, который управляет соответству10шими псрсдачам,1. При этом в сумматоре 5 вырабатывастсл зиачси1 .е корил с точностью до ..1ладшего разрлда. Врсмл извлечения корH I раГно 2. 1(Тс„»», -1- Т д» ) . Эта вели 1ина в четыре раза превышает время умножения.

Использование указанного метода для возьедсии I в квадрат нерационально. Обычное умножение при этом даст очевидныс прсиму-! I0CTIla.

Шины 40 поз«оляют реализовать иараллсльи ю структуру, вычисления в которой произво.

ДЯТСЯ ПО 2;1ГOPIIT»12 .>I () .

Ес.7и задан угол а и необходимо вычислп1ть

21пи и cosG, величина а записывается в сумматоре 5. Константы Ла; считываются из

ДЗУ (на чертеже не показано). Для управления операциями используется схема 82.

В с Г>1маторе 1 (в котором первоначально

cos x записывается 1) фор.,шрустся и торе (в котогом перво !2-i2,7ьно -.àïèñàí О)—

Sill

При вычислении агс!ра, 3rcs! Ilu в соответствующие регистры записываютсл 2117а, сова; обрати=!c величш:ы получают в сумматоре 5, управление осуществляется по шине 89.

Врсм7 вы>11-:c".ен11я указанных функций ра"но 2n(T,„, — T„,). Это время приблизи234753 тельно в четыре раза превышает вре»II умно>кения.

Известны различные методы интегрирования. Формулы, основанные на усреднении в частной области, редко используются на практике, так как их трудно реализовать в специализированных устройствах типа ПДА, а такжс в других специализированных вычислительных устройствах.

Преимуществом указанных формул является существенное убыстрение вычислений. Устройство, реализующее указанные формулы, способно отрабатывать в реальном масштабе вре»сни процессы с относительно высокой граничной частотой. Формулы второго порядка имеют вид:

В предлагаемом устройстве У„, Y и ь >

Y „хранятся в магнитном оперативном запоминающем устройстве (МОЗУ). Для убыстрения процесса передачи констант из ДЗУ (4ь А, А») опи передаются через специальные ключи (на чертеже не показаны) íà ðcгистр 20.

В результате выполнения подпрограммы интегрирования множпмые (Y „У, I, Г, 2) подаются в регистр 7 и осуществляется операция умножения и быстрого сложения ряда величин.

Интегрирование занимает время з/> (п+

+4) Тсл, +Ю (и+2) Т cps только в трп раза превышающее время умножения.

1О

2п

Зо

Предлагаемое арифметическое устройство обладает высоким быстродействием и использует специфику круга решаемых задач.

Предмет изобретения

Арифметическое устройство специализированной цифровой вычислительцой машины на сумматорах накопительного типа, сдвигающих регистрах, ключах, содержащее блок управления, схему анализа множителя, схему определения частного, от.гинающееся тем, что, с целью повышения эффективности устройства при выполнении арифметических операций — вычислении квадратного корня, пр»мых и обратных тригоно»етрических функций и интегрирования, оно содержит схемы

«Исключенного ИЛИ», причем выходы первого регистра сдвига подсоединены ко входам первы., схем «Исключенного ИЛИ», другие входы которых соединены с блоком управления, выходы схем подключены ко входам первого сумматора; выходы второго регистра сдвига связаны со входами вторых схем .Исключенного ИЛИ», вторые входы которых соединены с блоком управления, выходы этих схем годкгпочены ко входам второго сумма тора; выходы третьего регистра сдвига под. соединены через третьи схемы «Исключенного

ИЛИ», также соединеннь е с блоком управления, ко входам третьего сумматора, выходы суммы и переноса первого сумматора подключены через соответствующие ключи, связанны = с блоком управления, ко вторым схемам «Исключенного ИЛИ», а выходы третьего

c) ûûàò0ð3 через ключи подсоединены ко второму регистру сдвига.

234753 (20

Составитель Л. В. Скобелева

Редактор Б. Б. Федотов Тскрсд Л. К. Малова

Корректор О. Б. Тюрина

Типография, пр. Сапунова, 2

За "аз 41)21 Тирчтк 465 Подписное

ЦНИИПИ Комитета по делам изобрстеппй и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4