Устройство для умножения частоты низкочастотных сигналов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

235lO7

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 13.1/!1.1967 (№ 1173579/26-24) с присоединением заявки №

Приоритет

Опубликовано 16.(.1969. Бюллетень ¹ 5

Дата опубликования описания 26.Ъ.1969

Кл. 21а, 36/22

-)21л:, 7/52

МПК Н 03k б 061

УДК 621.374,44:681. .325.57 (088.8) Комитет по делам изобретений и открытий урн Совете Министров

СССР фе @ . М, Шляндин, В. И. Близнин и Г. Г. Беликов

Авторы изобретения

Заявитель

Пензенский политехнический институт

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ

НИЗКОЧАСТОТНЪ|Х СИГНАЛОВ

Известны устройства для умножения частоты низкочастотных сигналов, содержащие входной блок, блок калиброванных частот, блок автоматического переключения коэффициента умножения, коммутатор, оперативный и запоминающие счетчики, блок формирования умноженной частоты, собирательные схемы и схемы совпадения.

Предложенное устройство отличается от известных тем, что в нем входной блок подключен к двум схемам совпадения, выходы которых присоединены ко входам запоминающих счетчиков, а управляющие входы соединены с одним из входов входного блока, со входом блока автоматического переключения коэффициента умножения и с одним из выходов блока калиброванных частот, остальные выходы которого через коммутатор подключены к оперативному счетчику и ко входу блока формирования умноженной частоты, соединепного другими входами с выходами оперативного счетчика. Разрядные входы этого счетчика через матрицу сборок и схем совпадения подключены к выходам запоминающих счетчиков; выход схемы формирования умноженной частоты соединен с блоком калиброванных частот и со входами одноразрядного счетчика и схем совпадения, включенных между управляющими входами матрицы схем совпадения и выходами одноразрядного счетчика; выход входного блока подключен ко входу блока автоматического переключения коэффициента умножения, выходы которого соединены с запоминающими и оперативными счетчиками и блоком калиброванных частот.

Это позволило расширить диапазон умножаемых частот, увеличить коэффициент умножения и повысить быстродействие устройства.

10 На фиг. 1 приведена схема входного блока умножителя; на фиг. 2 — схема блока автоматического переключения коэффициента умножения; на фиг. 3 — схема блока запохпшанпя с блоком калиброванных частот; на

15 фпг. 4 и 5 — схема блока формирования умноженной частоты.

Устройство содержит фазопнвертор 1, сборки 2 и 8, схемы совпадения 4 8, счетчик 9, регистры 10, 11 и 12, лпншо задержки 13, схемы

20 совпадения 14 — 18, счетчик 19, регистры 20 и

21, линии задержки 22 — 25 и дпфференцпрующпй усилитель 26, схемы совпадения 27 — 82, сборку 88, линию задержки 84, счетчики 85—

87, инвертор 88 и блок 89 калиброванных ча25 стот, коммутатор 40, сборку 41, счетчики 42—

44, дешнфраторы 45 — 47, регистры 48 — 51, схемы совпадения 52 — 54, дифференцирующий усилитель 55, схемы совпадения 56 — 60, сборки 61 — 64, регистры 65 — 68 и линию задерж30 ки 69.

Входной сигнал преобразуется в напряжение прямоугольной формы н подается на фа3ollllBepTop 1. Если, например, включается в момент времени Т1, то с одного выхода фазоинвертора 1 снимается запрещающий сигнал, а с другого разрешающий. Первый входной импульс проходит через открытую схему совпадения 4 и сборку 8 и поступает на входы схемы совпадения 5 и б. В данном случае будет открыта схема совпадения б и импульс, снимаемый с выхода этой схемы, взводит регистр 10, который открывает схему совпадения 7. Введение такой логической схемы позволяет сократить время ожидания до полуперпода.

Сигнал с выхода фазоинвертора 1 проходит через схему совпадения 7 и сборку 2 и поступает на входы счетчика 9 и входы инвертора

88 и схемы совпадения 29 (см, фиг. 3). Схема совпадения 29 будет открыта после того, как сработает счетчик 9 (см. фиг. 1), который срабатывает по положительному фронту входного сигнала. Импульсы калиброванной частоты будут проходить на вход трехразрядного десятичного счетчика 86 (см. фиг. 3) во время первого полупериода входного сигнала. В конце первого полупериода вырабатывается сигнал, который, пройдя через сборку 83 и линию задержки 84, поступает на схему совпадения 82, в результате чего инфромация, содержащаяся в счетчике 86 (см. фиг. 3), переписывается в счетчики 42 — 44 (см. фиг. 4).

Заполнение второго полупериода осуществляется с помощью схемы совпадения 28 (см. фиг. 3), а подсчет импульсов производится счетчиком 87. В конце второго полупериода регистры 10 н 11 (см. фиг. 1) сбрасываются сигналом, поступающим со» входной сигнал отключается.

Заполнение обоих полупериодов умножаемой частоты производится импульсами калиброванной частоты f „ñ периодом т„. Выбор нужного значения калиброванной частоты зависит от величины умножаемой частоты и производится с помощью блока автоматического переключения коэффициента умножения (см. фиг. 2), работа которого рассматривается ниже. Если период умножаемой частоты Т„=

= Ту+ Т-, где Ту и Ту — длительность первого и второго полупериодов умно>каемой астоты, то при заполнении этих полупериодов импульсами калиброванной частоты „кодовое представление периода умножаемой частоты будет иметь вид: I =-, И +-.„Л, где N и N" — количество импульсов калиброванной частоты, соответствующее первому и второму полупериодам, или Т. = -., N, где

N = N + N".

Операция формирования умноженной частоты может производиться путем считыван»я информации, соответствующей полуперподу умно>каемой частоты, с последовательного

235107 счетчика импульсами калиброванной частоты,, где К—

К период которых равен т, =

5 коэффициент умно>кения.

При этом необходимо фиксировать начало н конец операции во времени. Так, время считывания информации, соответствующей первому полупериоду, будет Т, =, М

10 По окончании считывания в счетчик за",èñûвается информация, соответствующая второму полупериоду. умно>каемой частоты, и производится аналогичная операция. В этом случае

Т", = -., N". В последних формулах № и №

15 количество импульсов заполнения, соответствующее первому и второму полупериодам умно>каемой частоты. Общее время считыва tits, которое будет равно периоду умножаемой частоты, имеет вид

20 к "к

Твых: + "" 1 fsagx з

К К .к где N = ¹ + N" или, подставив Т„ = тх /Ч, К (вых — з т,, 25 где Т,„х— т к период выходной частоты, период следования калиброванных импульсов, выходная частота, период умножаемой частоты, число импульсов.

f вых

Т

А —

Операция формирования умноженной часто35 ты производится путем считывания информации, записанной в трехразрядном счетном регистре, состоящем из счетчиков 42 — 44 (см. фиг. 4). На вычитающие входы счетчиков 42 и 43 подаются импульсы, следующие с часто40 пами 100 кгц и 1 лгц, а на вход счетчика 44— с частотой 10 лгц. При этом импульсы, следующие с частотами 100 кгц и 1 лгц, жестко синхронизированы десятимегогерцовой серией.

Считывание информации со счетчиков 42 — -44

45 производится последовательно, начиная со старшего разряда.

Такая операция эквивалентна по времени считыванию информации со всего трехразрядного счетчика импульсами с частотой 10 лгц.

50 В конце второго полупериода умножаемой частоты дифференцирующий усилитель 55 вырабатывает сигнал, который взводит регистр

51, а последний вырабатывает разрешающий сигнал, поступающий на коммутатор 40.

55 Пусть в счетчиках 42, 43 и 44 соответственно записана информация n, и", n" . Первый импульс стокилогерцевой серии, снимаемый с выхода коммутатора 40, пройдя через открытую схему совпадения 56 и сборку 61 (фиг. 5), 60 взводит регистр 68, после чего схема совпадения 56 блокируется. Остальные импульсы дан,ой серии (начиная со второго) поступают на вычитающий вход счетчика 42 (см. фиг. 4).

После поступления на вход счетчика 42 n — 1

65 импульса информация в счетчике 42 будет

235107 заполняющих частот операция заполнен11я будет осуществляться за время, равное 4,5 периода умнояаемой частоты (нпзкочастотного поддиапазона), что резко сии>кает быстродействие умно>кителя. Очевидно, что при заполнении периодов, соответствующих граничным частотам поддпапазонов (100 гц., 1 кгпв и

10 кгпв — заполняющие частоты соответственно 10 кгпв, 100 кгпв и 1 лги), число зафиксированных импульсов равно 100 + 1. Если умножаемая частота будет меньше граничной, то количество заполняющих импульсов будет больше 100. Признаком переключения заполняющей частоты может служить временное соотношение двух сигналов: 100-го импульса заполняющей частоты и сигнала, совпадающего по времени с концом периода умножаемой частоты.

Прп этом возможны три случая: импульс конца сигнала проходит после 100-го импульса заполняющей частоты, оба импульса проходят одновременно, импульс конца сигнала проходит раньше 100-ro импульса.

В первых двух случаях переключение заполняющей частоты не производится, так как B первом случае умно>каемая частота мень1пе граничной, а во втором — равна граничной.

В третьем случае умножаемая частота больше, чем граничная частота поддпапазона, и блок переключения вырабатывает сигнал, обеспечивающий необходимое переключение частоты заполняющих сигналов.

Рассмотрим работу блока переключения коэффициента умножения (см. фиг. 2) более подробно.

На вход схемы совпадения 14 от счетчика 9 поступает сигнал, равный по длительности одному периоду умнояаемой частоты. На другой вход подаются импульсы заполнения с частотой B 10 кгпв, которые запоминаются счегчиком 19. Счетчик 19 состоит из двух двоичнодесятпчных декад. В первом случае 100-й импл.льс заполняющей частоты взводит регистр

20, который блокирует схемы совпадения 16 и

17, поэтому сигнал переключения не вырабатывается. В случае, когда 100-й импульс и сигнал периода умножаемой частоты приходят одновременно, возмо>кно появление сигнала на выходе схемы совпадения 17. При этом упомянутый импульс взводит регистр 21, который, в свою очередь, открывает схему совпадения 14. На схемы совпадения 16 и 18 поступают задеряанные линией задержки 25 импульсы заполняющей частоты. Время задержки таково, что к моменту появления сигнала на входах схем совпадения 16 и 18 регистр 20 блокирует схему совпадения 16 и открывает схему совпадения 18. В результате через схему совпадения 14 сигнал не проходит и переключение заполняющей частоты не осуществляется, а с выхода схемы совпадения 18 снимается сигнал, сбрасывающий регистр 21.

В третьем случае дифференцирующий усилитель 26 вырабатывает сигнал, совпадаь 1ций по времени с концом периода умножаемой чдравна 1 и с выхода дешифратора 45 вырабатывается сигнал, взводящий регистр 48, который открывает схему совпадения 52. Следующий сигнал сбрасывает счетчик 42 в нулевое состояние, и, пройдя через схему совпадений

52, взводит регистр 65 (см. фиг. 5). Сигнал с последнего поступает через сборку 62 (на коммутатор 40), в результате чего блокируются сигналы, поступающие на счетчик 42, и включаются сигналы, подаваемые на счетчик 48.

Кроме того, сигнал с регистра 65 (см. фиг. 5) поступает на вход схемы совпадения

59. Последняя будет закрыта по двум остальным входам, так как дешифраторы 45, 46 и 47 (cM. фиг. 4) вырабатывают сигнал на левом выходе в случае нулевой информации в счетчиках 42 — 44. Операции считывания со счетчиков 42 и 48 и переключения частот считывающих сигналов производятся аналоги шо первому случаю. Последний сигнал, устанавливающий счетчик 44 в нулевое состоянне, проходит через схему совпадения 54, сборку

64, схему совпадения 58 и сбрасывает регистр

68 (см. фиг. 5). С выхода регистра 68 снимается сигнал, равный по длительности первому полупериоду умноженной частоты. Сигнал, вырабатываемый по заднему фронту последнего, сбрасывает регистры 48 — 50 (см. фпг. 4), регистры 65 — бб (фиг. 5) и поступает на входы счетчика 85, сборки 88 и блока 89 (см. фиг. 3). В результате этого перебрасывается счетчик 85, а сигнал по цепи: сборка 88, линия задержки 84, схема совпадения 27 поступает на вход схемы совпадения 81, чем обеспечивается перепись информации из счетчика 87 в счетчики 42 — 44 (см. фиг. 4).

После окончания операции считывания информации, соответствующей первому полупериоду умноженной частоты, сигнал, снимаемый с выходного регистра (см. фиг. 5), посту- 4о пает на вход блока калиброванных частот и сбрасывает счетчики делителя частоты, чем обеспечивается начало отсчета длительности второго полупериода до конца первого "", îëóпериода. 45

Операция формирования второго полупериода умноженной частоты осуществляется аналогично первому случаю, только сигнал конца операции считывания поступает через схему совпадения 57 и сборку 61 (см. фиг. 5) на левый выход регистра 68.

Операция переключения коэффициента умножения осуществляется с помощью блока, схема которого представлена на фиг. 2.

Значение коэффициента умножения определяется соотношением периодов импульсов заполнения и импульсов считывания.

При этом наибольшее время тратится при заполнении периода низкочастотных сигналов, поэтому первые два полупериода умножаемой 60 частоты заполняются импульсами с частотой

10 кгпв. Если значение измеряемой час готы больше 100 гц, то производится переключение заполняющей частоты. Последнее необходимо, так как при обратном порядке переключения 65

235107

Фиг. 1 стоты, который сбрасывает счетчик 19, н, пройдя через открытую схему совпадения 17, взводит регистр 21. Открывается схема совпадения

14, и задержанный импульс заполняющей частоты сбрасывает счетчики 86 и 87 (см. фиг. 3) и счетчики 42 — 44 (см. фиг. 4), так как в указанных счетчиках зафиксирована неправильная информация. Одновременно сигнал с выхода схемы совпадения 14 (см. фиг. 2) поступает на блок 89 (см. фиг. 3), чем обеспечивается переключение заполняющей частоты.

Кроме того, сигнал со схемы совпадения 74 (см. фиг. 2) поступает на схемы совпадения 5 и б (см. фиг. 1), вызывая повторное срабатывание входного блока. После чего операция заполнения повторяется. Если умножаемая частота 1 кги (f (10 кги, то переключение заполняющей частоты происходит дважды, Предмет изобретения

Устройство для умножения частоты низкочастотных сигналов, содержащее входной блок, блок калиброванных частот, блок автоматического переключения коэффициента умножения, коммутатор, оперативный и запоминающие счетчики, блок формирования ум,ноженной частоты, собирательные схемы и схемы совпадения, отличающееся тем, что, с целью расширения диапазона умножаемых частот, увеличения коэффициента умножения и повышения быстродействия устройства, в нем входной блок подключен к двум схемам совпадения, выходы которых присоединены ко входам запоминающих счетчиков, а управляющие входы соединены с одним из входов входного блока, со входом блока автоматического переключения коэффициента умножения и с одним из выходов блока калиброванных частот, остальные выходы которого через коммутатор подключены к оперативному счетчику и ко входу блока формирования умноженной частоты, соединенного другими входами с

IS выходами оперативного счетчика, причем разрядные входы этого счетчика через матрицу сборок и схем совпадения подключены к выходам запоминающих счетчиков; выход схемы формирования умноженной частоты соединен

20 с блоком калиброванных частот и со входами одноразрядного счетчика и схем совпадения, включенных между управляющими входами матрицы схем совпадения и выходами одноразрядного счетчика; выход входного блока

25 подключен ко входу блока автоматического переключения коэффициента умножения, выходы которого соединены с запоминающими и оперативными счетчиками и блоком калиброванных частот.

235107 иг. 5

Составитель Э. Маслова

Редактор E. Семанова Техред А. А. Камышникова Корректор А. П. Татаринцева

Заказ 743/1 Тираж 465 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2