Запоминающее устройство

 

ОПИСАНИЕ

ИЗОЫЕтЕНИЯ

236863

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 28.Xll.1967 (№ 1206876 18-24) с присоединением заявки ¹

Приоритет

Оп) бликовапо 03.ll.1969. Бюллетень ¹ 7

Дата опубликования описания 19.3>1.1969

Кл. 42m:3, 13108

21а1, 37,04

Комитет по делам изобретений и открытий при Совете Министров

СССР.Ч11К б 06f

G 11b

УДK 681.327.66 (088.8) Авторы !

1ЗООРС 1 С! !1151

Д. Г. Нисневич и Л. E. Киселев

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Предложение относится к автоматике If вычислительной TexHHI

Известно запоминающее устройство, илполненное на трансфлюксорах, управляемых неограниченными токами, содержащее обмотки 5 блокировки, разблокнровкн и запрета.

Предложенное устройство отличается тем, что в нем адресные числовые шины записи пропущены последовательно через большие и малые отверстия 53сех элементов памяти каж- 10 дого числа н охватывают средние перемычки трансфлюксоров, адресные разрядные шины запрега пропущены последовательно через малые отверстия элементов памяти одноименных разрядов всех чисел, а адресными числовыми 15 шинами разблокпровки служат секции числовых оомоток записи, проходящие через ма11>IL отверстия трансфлюксоров, и тем, что адресные разрядные шины записи охватывают последовательно средние перемычки элементов 20 памяти одноименных разрядов всех чисел, адресны1.. разр51;1н1>1е шины разолокировки, 1(оторымп служат соответствующие секции разрядных обмоток записи, проходят последователь но через ма II !0 отверстия трансфлюксоров и 25 адресные числовые шины запрета проходят через малые отверстия элементов памяти всех

1? 3 3 Р 51 до 13 I(а )I(jo ГО и Н;1 3 .

На фиг. 1 показаны элементы памяти; на фиг. 2 — временная д,*)аграмма работы элемен- 30 т 3 !11)II записи инфоръ(ации в 0 1IIH такт; н3 фпг. 3 представлен 1 арпант схемы прошивки трансфлюксора управляющими шинам;1; на фиг. 4 и 5 — варианты запоминающего устройства.

Обмотка подготовки 1 — 2 — 8 охватывает среднюю перемычку трансфлюксора; обмотка опроса 4 прохоlilT через малое отверстие элемента. Прн таком расположении обмоток возмо)кна работа в режиме неразрушающего считывания информ31н1и неограниченными токаXIII.

Сложную обмотку подготовки 1 — 2 — 8 можно представить. к31 сочетание двух секций 1, 2 и 2, 8. При этом секция 1, 2, проходящая через большое отверстие элемента памяти, представляет собой обмотку олокировки, а секция 2, 8, проходящая через малое отверстие,— обмотку разблокировкп (соответству!Ощие направления токов показаны стрелками).

1.1звестно, что при одновременном пропусканпп импульсов тока достаточной величины по обмоткам подготовки и опроса намагничивающее действие обмоток разблокировки 2 —,8 и опроса 4, проходящих через малое отверстие элемента, взаимно !кох!пенсируется, а нескомпенспрованные ампервиткп обмотки 1, 2, проходящей через оольшое отверстие элемента, блокируют трансфлюксор. Прп этом должно

В I>I и O Л Н 51 Т Ь С 51 3 С Л О В I l Е

236863

> (1! опр. > i (11 полг, . . 1 !1 бл. >

I;Ip. l11«опр (1ûo3i,, (11>бл, — — соотл«тстленно >1 >! и е, »)и тки Ои рО с(1, и ОдГoTol)K II 1! Оло к:) j)oBK11

0.. (нОВP(.".(енно IIPОП сK>1нl!(IIМИУ,(ьсов тока ио (>бмоткям подготолки 1, 2, 8 и рызблокировки 2, 8 разблокирует трянсфлюксор. При этом

í HIÿãíè п(вяющая сила, co3., !вяемяя импульсом тока подготовки 1(п„(по оомотке 1, 2, 3

Ji рязолок((ровки (!рбл ) по обмотке 2, 8, проходящей через малое отверстие трянсфлюксоря, (и)ре,цляется суммярн lixlit ямиери(ткями. ((попг. (рбл. )11 2,3

-де 11Я2,3 — число л)иркол секиli)i 2, 1. . 1, 151 ТОГО, >!ТОб!>! ОС > IIJPÑÒÂJIÒÜ б 7OK)t j)O!)iKX эл(менты IlpJI Одновременном лоз;(ействии им1! 71ЬСО!3 ТОK>1 ПОДГОТОЛКII Il ; )(IЗОЛОКИРОВКИ, Н(. O(>XÎ,(I)IO lI j>Oil% CTJtTb IIO ООМОТКС Oil pÎCcl 4 и)(II > ° (Ь С TО К (1 (опр,, KОТОP(>111 С(Ком!1(. Н С ll j) 013 cl fl 01>1 ня)! агни и лак»цее воздействие j) a3(>ëîêè руюп(сll c Kllllll ", 8 Оомотки Jlo,lt 0TQBKH 1, 2, >, T.P.

lofIp 1(л ..-. (Гпопг. + (рб>л. ) 11 2,3 >

Г д с 111 .1 — г(и с л О Б 11 т к О Б о О м 0 т к и 011 р 0 с 31 .

В рассмотренном режиме р looTII з 1))llcl информации л запоминающее xcT(>0)t(TJ)o можно

I! Polt3130;(IITI i3 од!IH такт. ((Pli этом РассмытРиЛ 11.1 и С Ь К 0>! I I P H C f (I (I I 5! Р >1 3 О 1 0 и И Р i Ю I и Е Г О, I (> и С f

13IIH Обмотки 2, 8 ямисрвиткями, c03дяляемыми с Ai!0TKot t опроса 4.

) ТО БО3 мо>К НО Т I K K(1 и За!) IIСЬ IIН(()Opì>11(1111 и считыланис ее Ilo оомоткам 1,, 8 и 4 происки.(!(т:3 рызные моменты времени. При этом сокрящяетс51 число управляющих проводов.

Возмо>кен Вариант прошивки, при котором име!отея специальные оомотки запрета и записи, соответственно идентичные обмоткам опроС(1 II ПОДГОТОВКИ.

Из диаграммы, показанной ня фиг. 2, идно, что дли блокировки трансфлюксора необходимо одновременно пропустить импульсы тока подготовки („,, по оомотке 1, 2, 1, р(!збло кировки (рб-,, по обмотке 2, 8 и îllj)occl ((,пр, ) ()0 оомотке 4. Дл(! надежной работы необходимо, чтооы Ilìl1ульс тока опросы полностью перекрывал 130 Времени импульс тока разолокиРо>3КИ

ТР(lнсф ° 110Kcoj) P (13() (окиР>> етси II PI(0.(HQ!3P(МЕННОМ I) j)0 II > CKBHIIJI 1! >)ИУ IhCO13 ТОКЯ ПОДГОТОБки Iïoä. Il0 Обмотке 1, Z, 8 1(р 31:3 (>.10 K 1 1 j) OB I(II (рбл lio ocutoTI 2, 8. При этом жест(КИС требоВян((я к cotlii;l;((Httto этих импульсов во времеHII не пред ь(!Вляютс5!.

Схемы, показанная на фиг. 3, позволяет oc)И(ЕСТВИТЬ 3 Я П ИСЬ ИНфОРМЯ ЦИ5(Б ОДИН ТЯ КТ В 331IIUìèHàþùåì устройстве и содеp>K)IT обмотку подготовки 5, 6, 7, 8, проходящую через среднюю перемычку элемента памяти, обмотку записи 9, 6, 7, 8, образованную шиной 9, 6, проходящей через малое отверстие трансфлюксора в направлении разблокировки и соединенной последовательно с обмоткой подготовки, обмотку запрета 10, проходящую через малое

Отверстие встречно обмотке записи 9, 5, 7, 8.

Число Битков об.>(отки 3 (пр(.т;) 10 13!>10Hp<)Bтс51 рывным виткам разблокирующих ветвей 00мотки записи 9, 6 и 7, 8. Перекгпочытель l31 слу>кит для выбора режимы работы, а переключатель В2 для набора кода.

Схема работает сле..(ующим образом. II(»t

: lllllcll информации персключылтель В1 уcTHнялlll!3>lloT B положен)(е «запись», а перек,ttoч атель В2 Б положение, coo TBåòñòâóioùpå вводимой информации. Посылается импульс тока записи !»,. По обмотке 9, 5, 7, 8. (1ри этом, (сл и и еpPKлlоч Я те> 7!> В2 н>1 хо.1lITcH В ПОложении «0», обмотка запрета 10 оказываетс51 ВK.110 !Снной !!Осл(ДО!33(те;lьнО с 00)lоткой

3 и И И С И, - I TO Ji (,. „,, I t P O X O. I H 11 0 O O > I O T K»B 3 а П () Bтя, компенсирует разолокирующсе воздействие тех секций обмотки записи, которые прохоTHT

ЧЕРЕЗ МаЛОЕ ОтВЕретИЕ ЭЛСМЕНтя. I OJ3 (олп lli)0ходя Ilo блокирующей сек)ц(и обмотки записи, (>. 1 онир > cт трянсф.1 юксор 1 3 ып и сын «О>> ) .

Если перекл(очатель В2 находится в положении «(», ток I»„. Проходит толькo через обмотку зяпис:I 9, 5, 7, 8, не !юпадая в обмот1(У Зап РСТЯ, 1(!P3 iгl Сф.)(ОКСОP Р ЯЗОЛОКJI()ОВЫва ется.

Для считывания информации переключатель

В 1 уста на ВЛИБя 10Т 13 иo. 10:кс" ние «cчит1>(в ян Jlе>>, 1 перси IIO>ic)TP.IB В2 в IIO.IO>K(HII(«1», П:,)и

Этом 0()XIOTK(I ), (>, 7, 8 IICIIO 71>3), PTC5I;1,15i 1)O.(готовки элементы памяти> я оомоткя 10 для ш о опросы.

Достоинство такой схемы B том. что в ней запись как «(», так и «0» осуществляется От одного формирователя. При этом автомат;(чески обеспечиваются нужные соотношения ымиервитков, создаваемых различными обмотка)Iи, крlк по plмп.1ит)(де> тяк и 130 Времени. Внеш ние устройства упрощаются, а намотка такой схемы несколько сложнее, чем предыдущей.

Вариант числовое матричное запоминающее устройство (см. фиг. 4) на двухотверстных трансфлюксорах 11 с записью информации и лыоранное чис,to одним тактом содержит адресные числовые шины 12, проходящие последовательно через средние перемычки всех элементов памяти каждого числа и B.Tpåñíûå разрядные шины 1:3, проходящие последовательно через малые отверстия элементов памяти одноименных разря,(ов всех чисел, При этом числовые обмотки, flpoxo,гящие последовательно через средние перемычки трансфлюксора, моГ у т и c I l o. I ь 3 О л 31 т ъ с 51 K я к и р 1(3 я п и c i l, т а к и п j) l! считывании информации. При записи часть обмотки, проходящая через большие отверстия, используется кяк блокирующая. а часть обмотки 14, проходящая через малые отверcTIIH, — как разблокирующая (направление токов покя3ано стрелками) . Разрядные шины 18 при записи информации используются как оомотки запрета (или компенсирующие) для компенсации разблокирующего действия оомотки 14, ы при считывании — для опроса.

При записи информации в Выбранное число

IIO;lcllOTC5i ИМПУЛЬСЫ TOK и Г(Г> г!5!Г.1ОВЫМ ШИНаМ

236863

0 Запись 1 Запись 0.7ппуг

Ъ ф

uW о Ь е pe

-иопр node

Dpdn.

Фаг. 1 иг 2

12 и 14 и одновременно по разрядным шинам тех разрядов, в которые необходимо записать

«0». При этом разряды, в которые поступают импульсы тока лишь по числовым обмоткам

12 и 14, разблокируются, а те, в которые подается еще и компенсирующий ток по разрядной шине 18, — блокируются. Так осуществляется ввод информации параллельным кодом в выбранное число одним тактом записи.

Возможен вариант числового матричного запоминающего устройства, в котором ввод информации производится параллельным кодом в одноименные разряды всех чисел. В таком устройстве время ввода информации определяется лишь длиной слов (количеством разрядов в нем) и не зависит от числа слов.

B варианте запоминающего устройства, показанном на фиг. 5, в режиме записи числовые шины 15 и 1б соединяются последовательно с разрядными компенсирующими шинами тех разрядов, в которые нужно записать «0».

Подключение соответствующих компенсирующих разрядных шин 17 осуществляется кодовым распределителем 18, а выбор числа— числовыми дешифраторами 19 и 20. Формирователи 21 и 22 служат в режиме записи информации соответственно для выработки импульсов тока блокировки 1г„ и разблокировки

1рм.. Ка к видно из схемы, по компенсирующим шинам 17 течет суммарный ток (!ы. + 1pga. ), благодаря чему автоматически создаются оптимальные условия для компенсации разблокирующего воздействия от токов

16ï. и 1рч„., протекающих по обмотке, прошпвающей малые отверстия элементов выбранного числа.

Приведенные на схеме обмотки могут быть использованы и при считывании информации.

При этом импульсы тока, вырабатываемые формирователем 21, осуществляют подготовку элементов памяти выбранного дешпфратором

19 числа по обмотке 15. Формирователи 22 вырабатывают импульсы тока опроса, носы IHH

5 пх в разрядные шины 17. В режиме считывания информации все элементы, кодового распределителя 18 должны находиться в положении «1».

Предмет изобретение

1. Запоминающее устроиство с управлением неогранпченнымп токами, выполненное на элементах памяти типа трансфлюксоров с обмот15 камп блокировки, разблокпровки и запрета, отличающееся тем, что, с целью повышения быстродействия, адресные числовые шины записи пропущены последовательно через большие и малые отверстия всех элементов

20 памяти каждого числа и охватывают средние перемычки трансфлюксоров, адресные разрядные шины запрета пропущены последовательно через малые отверстия элементов памяти одноименных разрядов всех чисел, а адресны25 ми числовыми шинами разблокировкп служат секции числовых обмоток записи, проходящие через малые о:верстпя трансфлюксоров.

2. Устройство по п. 1, от.iичающеecч тем, что, с целью повышения быстродействия, ад30 ресные разрядные шины записи охватывают последовательно средние перемычки элементов памяти одноименных разрядов всех чисел, адресные разрядные шины разблокировкп, которыми служат соответствующие секции разряд35 ных обмоток записи, проходят последовательно через малые отверстия трансфлюксоров и адресные числовые шины запрета проходят через малые отверстия элементов памяти всех разрядов каждого числа. и пп пп и па па, 1

С()c ãииито,!!, 3. Д. Розентали

1 ед,!:ктор Л. Л. Утехина рех1гед T. П. Кур илко Кор1и ктор С М Сига".

Заказ 1158 19 ТII!! а.к -:80 lo;J,ииоиое

LII1I IÈÏÈ 11омитет и II() дотам иаоор«тоии1: и открытии кри С гне c Минно рок СССР ." 1 (! к н а, 1 1,о I I I 1!, I 1), С L 1> о н а, . 1 I иио рафин, ир. Саиуиоия .>