Устройство для проверки схем соединений

 

239667

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ 182405

Заявлено 05.11 1968 (_#_ 1215919/18-24) Кл. 42гпа, 11/00 с !п!рисосд.!нением заявки №вЂ”

МПК G 06f . Д К 681.326.34:681.327.17 (088.8) Приорите—

Опубликовано 18.111.1969. Бюллетень X 11

Дата опубликования описания 7Л Ili.!969

Комитет по илам иаобретений и открытий при Совете Министров

СССР ч -я щ )" З щ

/! вт ор изобретенl!я

А. М. Толмачев

Заявитс.":.

УСТРОЙСТВО ДЛЯ ПРОВЕРКИ СХЕМ СОЕДИНЕНИЙ

Предс!Ожснное устройство относится к области контрольно-измерительной техники.

11звсстное устройство для проверки схем сосп!пений по основному авт. св. № 182405 coIc, )жит 0;IOtc управлени)1, адресныи perFIOTp, 5 ко»! мутатор, усилитель, схему сравнения блок памяти, причем в качестве многовходовогс фиксирующего элемента использована фер1«товая матрица, обмотки записи когорой через со«рот!!влсния подключены к контрольным 1р тсчкам проверяемого изделия, адресныс обмотки подсосдин Hbt к выходу адресного регистра, а обмотка считывания соединена с усилигсл;м па входе схемы сравнения.

Однако при правсркс схем соединений 15 с бо lbLIIII)t количеством контролируемых то,ск, с<)ел«пенных в единые цепи, например точки питания и сбросовыс цепи на элементы

UI «ислитсctb!tbtx машин, наблюдается неooxo-Ll1 i1t)g! b значительной памяти для записи вза- 20

«много соединения между этими точками и осооспно многократный анализ одной и той жс ошибки в случае ложного соединения между цепями или наличие разрыва в одной пепи.

Так, если проверяется цепь на 100 кoFIT,)o- 25 !

I!pic)t»tx точек, то понадобится внести в программу около 10 тыс. адресов, а в случае ложного сос. тинения между двумя такими цепями

Т! ри«1.10 ь Оы IpoBFIBл!!Зировтlть также Около

10 тыс. 1)

Предлагаемое устройство отличается тем, :!то для повышения эффективности проверки в нем установлена дополнительная запоминающая матрица, выход которой через усилитель ссединен с блоком управления, и вход этой матрицы через схему регенерации подключен к выходу усилителя основной .матрицы.

В дополнительную запоминающую матрицу заносится вся предыдущая проанализированигя информация. При подготовке, программы и

I!pH проверке точки, соединения которых уже проверялись при предыдущем анализе, опускаютсяя.

При а!11ализе ошибок также блокируется выдача информации Об ошибке в тех точках, которые проанализированы ранее, т. е. по адрес".м этих точек во вторую матрицу занесены

«1» при обнаружении ошибок в предыдущих

«ров ср как.

11нформация во вторую матрицу заносится при считывании ее с первой матрицы через схему poãñíåðàöèí. Матрицы включены, как с бычно принято включать матрицы различных разрядов в вычислительных машинах, с той лишь разницей, что регенерация с первого разряда производится во второй. а Н;1 первом разряде информация при сч!ггывании ст!гра!ется.

11ри ошибочны.; адресах ошибочные «О» и «1» (т. с. все ошибки) во вторую матрицу рсгснсрируются как «1». Консгруктивно вторая мат239667

Предмет изобретения

Cîãèè.ïñ1ü В. А. Комаров

Рс.;ак.ор Е. B. Семанова Тскрсд А. А. Камышникова Корректор В. H. Орлова

Заказ 1661116 Тираж 480 Подписное

11Н1111П11 Комитета Io,снам пзопре саип и открытий прп Сове.с Мп п.сгроп СССР

Москва, Центр, пр. Серова, л. 4

Типография, пр. Сапунова, 2 рица может ничем не отличаться от матриц, используемых в ЭВМ, так как нет нужды, как в первой основной, матрице, иметь,на каждый феррит дополнительные обмотки записи.

На чертеже представлена блок-схема устройства.

Оно содержит блок управления 1, адресный регистр 2, коммутатор 8, ферритовую матрицу 4, усилитель 5, схему сравнения б, блок памяти 7, схему индикации 8, и, кроме того, в нем установлена дополнительная запоминающая матрица 9, выход которой через усилитель 10 соединен с блоком у правления а вход этой матрицы 9 через схему регенерации 11 подключен к выходу усилителя 5 основной матрицы 4. Одновременно с подачей информации с первой матрицы 4 в схему сравнения б и блок памяти 7 информация через схему регенерации 11:регенерируется во вторую матрицу 9.

При программировании и IH анализ: ошибок по следующему адресу первоначально считывается информация со второй матрицы 9 усилителем 10, и если по этому адресу блоком

5 управления 1 обнаруживается «1», то анализ этой точки не происходит, адресный регистр 2 и коммутатор 8 блоком управления 1 пеоеклю1аются на следующую контрольну1о точку проверяемого изделия.

Устройство для проверки схем соединений

vo авт. св. M 182405, отлипаюцеес.ч тем, что, 15 с целью повышения эффективности проверки, в нем установлена дополнительная запоминающая матрица, выход которой через усилитель соединен с блоком управления, а вход этой матрицы åðå; схему ре!енерации подключен

20 и выходу усил1пеля основной матрицы.