Способ коррекции погрешностей аналого-цифрового преобразования и устройство для его осуществления

Изобретение относится к измерительной технике, в частности к способам коррекции погрешностей аналого-цифрового преобразования и устройствам для их осуществления, и может быть использовано в информационно-измерительных системах. Техническим результатом является снижение сложности реализации при одновременном повышении точности и быстродействия. Устройство содержит генератор тактовых импульсов, n-разрядный двоичный счетчик, (n+1)-входовый элемент И, делитель на два, n-разрядный ЦАП, двухвходовый элемент ИЛИ, коммутатор аналоговых сигналов, корректируемый n-разрядный АЦП, оперативное запоминающее устройство, n-элементный блок ключей. Также раскрыт способ коррекции погрешностей аналого-цифрового преобразования, реализуемый данным устройством. 2 н.п. ф-лы, 5 ил.

 

Область техники, к которой относится изобретение

Изобретение относится к измерительной технике, в частности к способам коррекции погрешностей аналого-цифрового преобразования и устройствам для их осуществления, и может быть использовано в информационно-измерительных системах.

Уровень техники

Известен способ коррекции погрешностей аналого-цифрового преобразования, включающий аналого-цифровое (прямое) преобразование исходного сигнала, цифро-аналоговое (обратное) преобразование сигнала, уменьшенного на величину образцового сигнала прямого преобразования исходного сигнала; полученный сигнал подвергают прямому преобразованию, осуществляют также обратное преобразование сигнала, увеличенного на величину образцового сигнала результата прямого преобразования исходного сигнала, полученный сигнал также подвергают прямому преобразованию, вычисляют скорректированный результат преобразования исходного сигнала по формуле

где К - величина образцового сигнала;

Y₁ - результат аналого-цифрового преобразования исходного сигнала;

Y₂ - результат аналого-цифрового преобразования значения цифро-аналогового преобразования величины (Y₁-K);

Y₃ - результат аналого-цифрового преобразования значения цифро-аналогового преобразования величины (Y₁+K).

Для реализации данного способа использовано измерительно-вычислительное устройство, содержащее управляющий вычислительный комплекс (УВК), магистраль типа "общая шина", точный цифро-аналоговый преобразователь, источник измеряемого сигнала, входной коммутатор аналоговых сигналов, групповой нормирующий преобразователь с нелинейной функцией преобразования, аналого-цифровой преобразователь (АЦП) (Авторское свидетельство СССР №984030 от 23.12.1982 г.).

Недостатком данного способа и устройства его реализации является высокая сложность, низкая точность и низкое быстродействие, а кроме того, при определенных характеристиках преобразователя, когда существенное значение имеет нелинейность, алгоритм коррекции оказывается нереализуемым.

Известен способ коррекции погрешностей аналого-цифрового преобразования, в котором итерационный процесс поиска решения в нелинейной задаче осуществляется методом Ньютона (Авторское свидетельство СССР №1714808 от 23.02.1992 г.).

Недостаток данного способа заключается в том, что при определенных характеристиках аналого-цифрового преобразователя, когда существенное значение имеет нелинейность, алгоритм коррекции оказывается нереализуемым. В тех случаях, когда характеристика преобразователя близка к критической, процесс коррекции погрешностей становится длительным.

Наиболее близким к предлагаемому изобретению и взятый авторами за прототип является способ коррекции погрешностей аналого-цифрового преобразования, заключающийся в формировании кодового сигнала, пропорционального входному аналоговому сигналу с последующим его запоминанием, осуществления n циклов коррекции, в первом из которых формируют первый эталонный кодовый сигнал, в качестве которого используется запомненный кодовый сигнал с последующим цифро-аналоговым и аналого-цифровым его преобразованием с запоминанием результата, после чего формируют второй эталонный кодовый сигнал путем добавления образцового кодового сигнала к первому эталонному кодовому сигналу с последующим цифро-аналоговым и аналого-цифровым его преобразованием с запоминанием результата, вычисляют скорректированный код входного аналогового сигнала по кодовым сигналам, пропорциональным входному и двум эталонным сигналам, запоминают его и сравнивают с запомненным кодовым сигналом, пропорциональным входному сигналу; если полученная разность не превышает наперед заданную величину, то формируют выходной кодовый сигнал, равный скорректированному кодовому сигналу, в противном случае осуществляют следующие циклы коррекции, в которых в качестве первого эталонного кодового сигнала используют запомненный в предыдущем цикле коррекции скорректированный кодовый сигнал; вычисление скорректированного кодового сигнала осуществляют по формуле (2)

причем:

для i=2,..., n;

где К - величина образцового сигнала;

Х_нск - нескорректированный код входного сигнала;

Х_i.ск - скорректированный код входного сигнала;

- результат цифрового измерения входного сигнала;

Y_i, - результаты аналого-цифрового преобразования первого и второго эталонных сигналов.

Для реализации данного способа использовано измерительно-вычислительное устройство (комплекс), содержащее магистраль, цифро-аналоговый преобразователь, коммутатор, аналого-цифровой преобразователь, вычислитель (Патент РФ №2085033 от 20.07.1997 г.).

Недостатком данного способа и устройства его реализации является высокая сложность, низкая точность и низкое быстродействие.

Раскрытие изобретения

Технический результат, который может быть достигнут с помощью предлагаемого изобретения, сводится к снижению сложности реализации при одновременном повышении точности и быстродействия.

Технический результат достигается тем, что в способ коррекции погрешностей аналого-цифрового преобразования, включающий коррекцию на основе последовательного цифро-аналогового и аналого-цифрового преобразования сигналов, с последующим сохранением результата аналого-цифрового преобразования в оперативном запоминающем устройстве, введен процесс тестирования, который в начале осуществляется в непрерывном режиме с момента включения аналого-цифрового преобразователя в течение 2ⁿ тактов, с последующим запоминанием кода тестового сигнала по адресу выходного кода корректируемого n-разрядного аналого-цифрового преобразователя; причем тестовый сигнал представляет собой ступенчатую функцию напряжения, уровень мгновенного значения которого пропорционален коду числа тактовых импульсов, и в случае линеаризации за полный период тестирования (2ⁿ тактов) будет совпадать с идеализированной характеристикой аналого-цифрового преобразования, при этом в ходе непрерывного тестирования режим коррекции блокируется, а по завершении непрерывного тестирования начинается этап коррекции погрешностей аналого-цифрового преобразования, причем режимы коррекции и периодического тестирования в течение одного такта чередуются, а периодическое тестирование проводится ввиду возможной нестабильности характеристики преобразования аналого-цифрового преобразователя, при этом в режиме коррекции выходной код аналого-цифрового преобразователя служит адресом для вывода кода мгновенного значения напряжения, лежащего на идеализированной характеристике аналого-цифрового преобразования.

В устройство для осуществления способа коррекции погрешностей аналого-цифрового преобразования, содержащее коммутатор аналоговых сигналов, первый информационный вход которого служит входом устройства, а выход подключен ко входу корректируемого n-разрядного аналого-цифрового преобразователя, выходы которого являются адресными входами оперативно-запоминающего устройства (2ⁿ слова × n разряда), введены генератор тактовых импульсов, двухвходовый элемент И, (n+1)-входовый элемент И, делитель на два, n-разрядный двоичный счетчик, n-разрядный цифро-аналоговый преобразователь, n-элементный блок ключей, причем выход генератора тактовых импульсов подключен к входу n-разрядного двоичного счетчика, выходы которого одновременно подключены к n входам (n+1)-входового элемента И, к входам оперативно-запоминающего устройства и входам n-разрядного цифро-аналогового преобразователя, выход которого подключен к второму информационному входу коммутатора аналоговых сигналов; выход (n+1)-входового элемента И подключен к входу делителя на два, инверсный выход которого одновременно соединен с (n+1)-м входом (n+1)-входового элемента И и со вторым входом двухвходового элемента И, первый вход которого подключен к выходу генератора тактовых импульсов, а выход одновременно подключен к входу управления коммутатора аналоговых сигналов, входу управления записью оперативно-запоминающего устройства и входу управления n-элементного блока ключей, выходы последнего являются выходами устройства.

Сущность способа коррекции погрешностей аналого-цифрового преобразования заключается в использовании процессов тестирования и коррекции, причем с момента включения корректируемого n-разрядного аналого-цифрового преобразователя осуществляется его непрерывное тестирование в течение 2ⁿ тактов путем подачи на его вход сигнала, сформированного высокоточным n-разрядным цифро-аналоговым преобразователем; а по завершении непрерывного тестирования осуществляются чередующиеся в течение одного такта процессы периодического тестирования и коррекции погрешностей аналого-цифрового преобразования, при этом в режиме коррекции выходной код аналого-цифрового преобразователя служит адресом ячеек памяти оперативного запоминающего устройства, в которые записываются коды мгновенного значения напряжения, лежащего на идеализированной характеристике аналого-цифрового преобразования.

Краткое описание чертежей

На фиг.1 приведены линейная безыскаженная и выпуклая аддитивно-мультипликативная (искаженная) характеристики преобразования АЦП.

На фиг.2 приведены линейная безыскаженная и вогнутая аддитивно-мультипликативная (искаженная) характеристики преобразования АЦП.

На фиг.3 приведены линейная безыскаженная и выпукло-вогнутая аддитивно-мультипликативная (искаженная) характеристики преобразования АЦП.

На фиг.4 приведены временные диаграммы работы устройства реализации способа коррекции погрешностей аналого-цифрового преобразования.

На фиг.5 приведена структурная схема устройства реализации способа коррекции погрешностей аналого-цифрового преобразования.

Осуществление изобретения

В основе предлагаемого способа коррекции погрешностей АЦП лежат следующие концепции.

Процесс аналого-цифрового преобразования может быть охарактеризован двумя основными типами характеристик преобразования:

- линейной безыскаженной, фиг.1, 2, 3, функция y=f(х);

- аддитивно-мультипликативной (искаженной), фиг.1, 2, 3, функция y_и=f_и(x).

Данные характеристики преобразования АЦП описываются выражениями:

y=x

y_и=a+b·x+c·х²+...+h·x^g,

где а, b, с, h - весовые коэффициенты, на которые, как правило, накладываются условия:

В общем случае искаженные характеристики преобразования АЦП y_и принимают вид выпуклых y_и+, вогнутых y_и. или попеременно выпукло-вогнутых y_и± кривых, фиг.1, 2, 3. Погрешность преобразования при этом будет определяться соотношениями:

где x₀ - значение напряжения входного сигнала в момент дискретизации (амплитуда напряжения дискретного значения преобразуемого сигнала);

или в общем виде:

Δy_и(x₀)=f(x₀)-f_и(x₀)

Несмотря на то, что x, являясь, по сути, аналоговой величиной, характеризуется бесконечным числом возможных значений, x₀, как дискретная величина, принимает лишь 2ⁿ значений, где n-разрядность АЦП. В силу этого предыдущее выражение можно представить в матричном виде:

или

Так как функция y=x служит описанием линейной безъискаженной характеристики преобразования АЦП, матрица безъискаженных значений будет детерминированной. В свою очередь, матрица подлежащих коррекции значений АЦП может быть детерминированной лишь апостериорно. При этом монотонность характеристик преобразования, фиг.1 и 2, обеспечивает соответствие:

Причем данное соответствие в реальных АЦП, как правило, однозначное.

С учетом выполнения равенства y=x и требования равенства уровней напряжения шагов квантования y АЦП и ЦАП одной разрядности предыдущее соотношение можно представить в виде:

Указанную взаимосвязь, присущую конкретному АЦП, можно выявить, проведя его тестирование во всем диапазоне входных сигналов. А именно подавая на вход АЦП тестовый сигнал заданного уровня x_т.i, на выходе будем получать f_и(x_т.i). Тем самым множество выходных (кодовых) значений АЦП {f_и(x_т.i)} приобретает детерминированный характер, а значит, и матрица также.

При поступлении на вход АЦП преобразуемого сигнала x_c.j, имеющего статус случайного, выходной кодовый сигнал f_и(x_с.j) сопоставляется с множеством тестовых значений АЦП {f_и(x_т.i)} и при выполнении условия:

принимается решение о соответствии .

То есть соответствия уровня напряжения преобразуемого сигнала x_c.j коду АЦП с линейной безъискаженной характеристикой преобразования.

Таким образом, предлагаемый способ коррекции погрешностей аналого-цифрового преобразования заключается в следующем.

На первом этапе, с момента включения корректируемый n-разрядный АЦП, в течении 2ⁿ тактов подвергается непрерывному тестированию. Суть которого заключается в подаче на вход АЦП сигнала, сформированного высокоточным n-разрядным ЦАП. При этом уровень напряжения сигнала пропорционален номеру такта (фиг.4.а, д). Выходной код АЦП служит адресом ячеек памяти оперативного запоминающего устройства (ОЗУ), в которые записывается код номера такта. К моменту поступления 2ⁿ-ного такта в ОЗУ формируется матрица детерминированных значений линейной безъискаженной (идеальной) характеристики преобразования АЦП. Роль коэффициентов матрицы апостериорных значений аддитивно-мультипликативной (искаженной) характеристики преобразования АЦП играет перечень возможных выходных кодов АЦП.

По завершению этапа непрерывного тестирования (фиг.4.е; t_{непр.тест}) АЦП переходит в режим коррекции погрешностей. На этом этапе периодическое тестирование АЦП осуществляется во второй (активной) половине тактов (фиг.4.е; t_{пер.тест}). Периодическое тестирование проводится в силу возможной нестабильности параметров работающего АЦП. В течение первой (пассивной) половины тактов осуществляется анализ и последующая коррекция отсчетов информационного входного сигнала (фиг.4.е; t_кор). По поступлению на вход АЦП преобразуемого сигнала ОЗУ переводится в режим считывания информации из ячеек, адрес которых соответствует выходному коду АЦП. Тем самым обеспечивается безъискаженное аналого-цифровое преобразование сигналов.

Структурная схема устройства реализации способа коррекции погрешностей аналого-цифрового преобразования приведена на фиг.5.

Устройство реализации способа коррекции погрешностей аналого-цифрового преобразования содержит генератор тактовых импульсов (ГТИ) 1, n-разрядный двоичный счетчик 2, (n+1)-входовый элемент И 3, ОЗУ 4 (2ⁿ слова × n разряда), n-разрядный цифро-аналоговый преобразователь (ЦАП) 5, коммутатор 6 аналоговых сигналов, корректируемый n-разрядный АЦП 7, делитель на два 8, двухвходовый элемент ИЛИ 9, n-элементный блок ключей 10, причем выход ГТИ 1 подключен к входу n-разрядного двоичного счетчика 2, выходы которого одновременно подключены к n входам (n+1)-входового элемента И 3, к входам ОЗУ 4 и входам n-разрядного ЦАП 5, выход которого подключен к второму информационному входу коммутатора 6 аналоговых сигналов, первый информационный вход которого служит входом устройства, а выход подключен ко входу корректируемого n-разрядного АЦП 7, выходы которого являются адресными входами ОЗУ 4; выход (n+1)-входового элемента И 3 подключен к входу делителя на два 8, инверсный выход которого одновременно соединен с (n+1)-м входом (n+1)-входового элемента И 3 и со вторым входом двухвходового элемента ИЛИ 9, первый вход которого подключен к выходу ГТИ 1, а выход одновременно подключен к входу управления коммутатора 6 аналоговых сигналов, входу управления записью ОЗУ 4 и входу управления n-элементного блока ключей 10, выходы последнего являются выходами устройства.

Диаграммы, поясняющие принцип работы устройства реализации способа коррекции погрешностей аналого-цифрового преобразования, приведены на фиг.4, в частности диаграммы выходных сигналов:

а) ГТИ1;

б) прямого выхода триггера младшего разряда n-разрядного двоичного счетчика 2;

в) (n+1)-входового элемента И 3;

г) инверсного выхода делителя на два 8;

д) n-разрядного ЦАП 5;

е) двухвходового элемента ИЛИ 9.

Устройство реализации способа коррекции погрешностей аналого-цифрового преобразования работает следующим образом.

Работа устройства проходит в два этапа: этап тестирования и этап коррекции.

Этап непрерывного тестирования начинается в момент включения устройства и продолжается в течение первых 2ⁿ тактов ГТИ 1 (фиг 4.а, е). Перепадом питания делитель на два 8 устанавливается в нулевое состояние. Высокий уровень потенциала с инверсного выхода делителя на два 8 (фиг 4.г) поступает на второй вход двухвходового элемента ИЛИ 9, в результате чего на его выходе так же устанавливается уровень высокого потенциала (фиг 4.е), который не будет зависеть от уровня логического потенциала на первом входе двухвходового элемента ИЛИ 9 (выходных сигналов ГТИ1). Уровень высокого потенциала с выхода двухвходового элемента ИЛИ 9 обеспечивает:

- коммутацию посредством коммутатора 6 аналоговых сигналов напряжения с выхода ЦАП 5 на вход АЦП 7;

- перевод ОЗУ 4 в режим записи;

- отключение выходов ОЗУ 4 от выходов устройства путем размыкания ключей n-элементного блока ключей 10.

Уровень напряжения сигнала на выходе ЦАП 5 пропорционален номеру такта (коду n-разрядного двоичного счетчика 2), (фиг 4,д). Выходной код АЦП служит адресом ячеек памяти ОЗУ 4, в которые записывается код номера такта.

К моменту поступления 2ⁿ-ного такта в ОЗУ 4 формируется код матрицы детерминированных значений линейной безъискаженной (идеальной) характеристики преобразования идеального АЦП, жестко взаимосвязанной с аддитивно-мультипликативной (искаженной) характеристикой преобразования АЦП 7 (выходными кодами АЦП 7).

В момент поступления на вход n-разрядного двоичного счетчика 2 (2ⁿ-1)-го импульса с выхода ГТИ 1 на всех выходах счетчика 2, а значит, и на выходе (n+1)-входового элемента И 3 устанавливается уровень логической единицы (фиг 4,в). По поступлению на вход n-разрядного двоичного счетчика 2, 2ⁿ-ного импульса:

- n-разрядный двоичный счетчик 2 обнуляется;

- на выходе (n+1)-входового элемента И 3 устанавливается уровень логического нуля, (фиг 4,в);

- на инверсном выходе делителя на два 8 устанавливается уровень логического нуля (фиг 4,г), (данное состояние остается неизменным вплоть до выключения питания устройства);

- на втором входе двухвходового элемента ИЛИ 9 устанавливается уровень логического нуля (фиг 4,е);

- этап непрерывного тестирования завершается (фиг.4,е; t_{непр.тест}); начинается этап коррекции.

Этап коррекции

При наступлении активной части такта (импульса, поступающего с выхода ГТИ 1), фиг.4,а, алгоритм работы устройства аналогичен алгоритму этапа непрерывного тестирования. Периодическое тестирование АЦП 7 необходимо вследствие возможной нестабильности параметров работающего АЦП.

При наступлении пассивной части такта (паузы в поступлении импульсов с выхода ГТИ 1 (фиг.4,а) на выходе двухвходового элемента ИЛИ 9 устанавливается уровень логического нуля (фиг.4,е; t_кор), что:

- обеспечивает коммутацию посредством коммутатора 6 аналоговых сигналов напряжения с входа устройства на вход АЦП 7;

- ОЗУ 4 переводится в режим считывания информации из ячеек, адрес которых соответствует выходному коду АЦП 7;

- выходы ОЗУ 4 подключаются к выходам устройства посредством замыкания ключей n-элементного блока ключей 10.

Выходной код АЦП 7 есть не что иное как коэффициенты матрицы апостериорных значений аддитивно-мультипликативной (реальной) характеристики преобразования АЦП. Посредством ОЗУ 4 обеспечивается сопоставление коэффициентов матриц идеальной и реальной характеристик преобразования АЦП.

То есть в случае использования устройства, реализующего предлагаемый способ коррекции погрешностей аналого-цифрового преобразования, в принципе, возможно обеспечить безъискаженное аналого-цифровое преобразование сигналов, без использования вычислительных ресурсов.

Отсутствие вычислительных ресурсов существенно выделяет предлагаемый способ и устройство его реализации по сравнению с прототипом по целому ряду показателей:

1) сложности реализации - прототип несомненно сложнее, так как для его реализации использован измерительно-вычислительный комплекс (фактически спецпроцессор);

2) степени коррекции погрешностей - прототип обеспечивает меньшую точность АЦП в силу использования операции деления (2), (3), (4), которая обязательно сопровождается погрешностями расчетов, так как делимое и делитель являются дискретными величинами, а значит, наряду со стандартной погрешностью цифровых систем, обусловленной величиной шага квантования (от которой не избавлено и устройство по предлагаемому способу), имеет место дополнительная погрешность - погрешность вычислений;

3) быстродействию - прототип обладает значительно более низким быстродействием уже в силу использования итерационного алгоритма, который предполагает как минимум два цикла аналого-цифровых преобразований, за каждый из которых преобразования должны проводиться трижды (величины Y, Y_i, , (2)), то есть реальное быстродействие прототипа, без учета потерь времени на проведение вычислений, как минимум в три раза меньше, чем у устройства по предлагаемому способу.

В ходе проведения сравнительной оценки прототипа и устройства по предлагаемому способу нельзя не учитывать критерий готовности устройства к использованию (времени выхода устройства на рабочий режим), по которому устройство по предлагаемому способу явно проигрывает. Однако следует учесть, что измерительная техника, к области которой относится изобретение, обязательно предполагает предварительный «прогрев» аппаратуры перед началом измерений, а значит, длительность этапа тестирования устройства по предлагаемому способу, составляющая доли секунды (единицы секунд), не окажет практически никакого влияния на коэффициент готовности измерительной техники (информационно-измерительной системы).

Справедливость изложенного обусловлена тем, что в коррекции характеристик преобразования нуждаются прежде всего высокоскоростные АЦП. В частности, 12-разрядный последовательно-параллельный АЦП ADC 12281 выполняет до 20 млн отсчетов в секунду (Волович Г.И. Микросхемы АЦП и ЦАП / Г.И.Волович, В.Б.Ежов. - М.: Издательский дом «Додэка-XXI», 2005. - 432 с.), в силу этого этап непрерывного тестирования согласно выражению

где k=2 - количество обращений к АЦП за такт;

N_n=2ⁿ=2¹² - количество тактов за период непрерывного тестирования АЦП;

N_t=2·10⁷ - количество отсчетов в секунду (количество обращений к АЦП за секунду);

составит:

Предлагаемое изобретение по сравнению с прототипом и другими техническими решениями имеет следующие преимущества:

1) снижение сложности;

2) увеличение точности;

3) повышение быстродействия.

1. Способ коррекции погрешностей аналого-цифрового преобразования, включающий коррекцию на основе последовательного цифроаналогового и аналого-цифрового преобразования сигналов, с последующим сохранением результата аналого-цифрового преобразования в оперативном запоминающем устройстве, отличающийся тем, что в него введен процесс тестирования, который в начале осуществляется в непрерывном режиме с момента включения аналого-цифрового преобразователя в течение 2ⁿ тактов, с последующим запоминанием кода тестового сигнала по адресу выходного кода корректируемого n-разрядного аналого-цифрового преобразователя, причем тестовый сигнал представляет собой ступенчатую функцию напряжения, уровень мгновенного значения которого пропорционален коду числа тактовых импульсов, и в случае линеаризации за полный период тестирования (2ⁿ тактов) будет совпадать с идеализированной характеристикой аналого-цифрового преобразования, при этом в ходе непрерывного тестирования режим коррекции блокируется, а по завершении непрерывного тестирования начинается этап коррекции погрешностей аналого-цифрового преобразования, причем режимы коррекции и периодического тестирования в течение одного такта чередуются, а периодическое тестирование проводится ввиду возможной нестабильности характеристики преобразования аналого-цифрового преобразователя, при этом в режиме коррекции выходной код аналого-цифрового преобразователя служит адресом для вывода кода мгновенного значения напряжения, лежащего на идеализированной характеристике аналого-цифрового преобразования.

2. Устройство коррекции погрешностей аналого-цифрового преобразования, содержащее коммутатор аналоговых сигналов, первый информационный вход которого служит входом устройства, а выход подключен ко входу корректируемого n-разрядного аналого-цифрового преобразователя, выходы которого являются адресными входами оперативного запоминающего устройства (2ⁿ слова × n разряда), отличающееся тем, что в устройство введены генератор тактовых импульсов, двухвходовый элемент ИЛИ, (n+1)-входовый элемент И, делитель на два, n-разрядный двоичный счетчик, n-разрядный цифроаналоговый преобразователь, n-элементный блок ключей, причем выход генератора тактовых импульсов подключен к входу n-разрядного двоичного счетчика, выходы которого одновременно подключены к n входам (n+1)-входового элемента И, к информационным входам оперативного запоминающего устройства и входам n-разрядного цифроаналогового преобразователя, выход которого подключен к второму информационному входу коммутатора аналоговых сигналов; выход (n+1)-входового элемента И подключен к входу делителя на два, инверсный выход которого одновременно соединен с (n+1)-м входом (n+1)-входового элемента И и со вторым входом двухвходового элемента ИЛИ, первый вход которого подключен к выходу генератора тактовых импульсов, а выход одновременно подключен к входу управления коммутатора аналоговых сигналов, входу управления записью оперативного запоминающего устройства и входу управления n-элементного блока ключей, информационные входы которого соединены с выходами оперативного запоминающего устройства, а выходы являются выходами устройства.