Матричное запоминающее устройство

 

О П И С А Н И Е 242973

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сева Советских

Содиалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 25.Ill.1968 (№ 1229102/18-24) с присоединением заявки №

Кл. 21ат, 37/60

Приоритет

МПК G 11с

УДК 681.327.6 (088,8) Комитет оо делам иаобретвиий и открытий при Совете Министров

СССР

Опубликовано 05. т .1969. Бюллетень № 16

Дата опубликования описания 17.IX.1969

Авторы аФ. изобретениями А „ Л. И. Шапиро и Ю. И. Шендерович

Ъ,--Заявитель

МАТРИЧНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств.

Известны запоминающие устройства, содержащие шины возбуждения разноименных координат, в которых выборка требуемой ячейки производится путем подачи сигналов частичной выборки на соответствующие разноименные координатные шины.

Для контроля работы дешифратора адреса памяти и координатных шин применяются специальные схемы, содержащие большое количество элементов.

Цель изобретения — сокращение объема контрольного оборудования.

Для осуществления этой цели координатные шины возбуждения соединены со схемой, осуществляющей вычитание сигналов, проходящих через эти шины. При правильной работе цепей дешифрации адреса разность сигналов возбуждения отдельных координат равна заранее установленной величине, например нулю. При наличии неисправностей в адресном тракте может оказаться, что число выбранных координатных шин не равно числу координатных шин, необходимому для правильной выборки одного адреса. В этом случае разность сигналов возбуждения отдельных координат не будет равна заранее установленной величине, и на выходе сумматора mod 2 формируется сигнал ошибки.

На фиг. 1 изображена блок-схема контроля адресного тракта запоминающего устройства, работающего по принципу совпадения двух сигналов полувыборки; на фиг. 2 — схема контроля выборки координатных шин магнитного запоминающего устройства.

10 Матричное запоминающее устройство содержит ячейки памяти 1, шины возбуждения координаты Х и шины возбуждения 8 координаты V, сумматор 4 по mod 2, первый вход 5 которого соединен с шинами возбуждения 2, а

15 второй вход подключен к шинам возбуждения 3.

При отсутствии неисправностей в адресном тракте памяти в режиме запроса какой-либо ячейки памяти 1 сигнал полувыборки появ20 ляется на одной из координатных шин 2 и на одной из шин 8. В этом случае сигналы, проходящие по шинам возбуждения на входы 5 и 6, равны и на выходе 7 сумматора по mod 2 сигнал ошибки не появляется.

В схеме, показанной на фиг. 2, функцию сумматора по mod 2 выполняет магнитный сердечник, через который в противоположных направлениях пропущены шины возбуждения.

30 Сигнал ошибки формируется на выходной об242973

Типография, пр. Сапунова, 2 мотке 7. На вход 8 подается питание шин возбуждения, Сигнал ошибки с обмотки 7 поступает в узел фиксации неисправностей. Неисправности в адресном тракте памяти могут привести либо к одновременной выборке более двух координатных шин, либо к выборке только одной координатной шины.

Если число выбранных шин по координате

2 и координате 8 не равно, то разность сигналов, проходящих по шинам возбуждения на входы б и 5, не равна нулю. При этом на выходе 7 появляется сигнал ошибки.

Предмет изобретения

Матричное запоминающее устройство со встроенным контролем неисправностей, со5 держащее щи вы возбуждения разноименных координат матриц, отличающееся тем, что, с целью уменьшения оборудования устройства, оно содержит сумматор по mod 2, первый вход которого соединен с шинами возбуждеj0 ния одной координаты матрицы, а второй вход подключен к шинам возбуждения другой координаты, Составитель А. А. Соколов

Редактор Л. А. Утехина Техред А. А. Камыщникова

Корректор А. Б. Родионова

Заказ 2291/9 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Матричное запоминающее устройство Матричное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда
Наверх