Устройство для кодирования результатов программного контроля

 

ОПИСАН ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

249058

0eas Свввтокит

Социвлиотичвскиа

Рвооублив

Зависимое от авт. свидетельства №

Заявлено 19.Х.1967 (№ 1190789/18-24) с присоединением заявки №

Приоритет

Опубликовано 18Х1!.1969. Бюллетень ¹ 24

Дата опубликования описания 27 1.1970

Кл. 42тп3, 11/00

21а>, 36/00

МПК G 061

Н 03k

УДК 681.325.3:681.326 (088.8) йовитвт ао ввлэм изобретений и открытий ври Совете Миииотров

СССР

Автор изобретения

Б. Г. Сергеев

Институт элекгронных управляющих машин

Заявитель

УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ РЕЗУЛЬТАТОВ

ПРОГРАММНОГО КОНТРОЛЯ

Устройство может быть использовано в машинах для автоматического контроля и диагностики неисправностей ЦВМ и, в частности, в агрегатном устройстве программного контроля.

Известны устройства для кодирования результатов анализа схем, входящие в устройства программного контроля, содержащие регистр кода неисправности и дешифратор выборки разряда этого регистра. В этих устройствах результат контроля представляется в виде кода неисправности, каждый разряд которого соответствует одной из подпрограмм теста. Каждая подпрограмма предусматривает несколько тактов воздействия на, контролируемую схему и сравнение ответйой реакции схемы с реакцией исправной схемы. Результат сравнения (при равенстве — «1», при неравенстве — «О») записывается в соответствующий данной подпрограмме разряд регистра кода неисправности. Однако для многих типов схем более предпочтительны алгоритмы анализа со сравнением на каждой подпрограмме реакции контролируемой схемы как с реакцией исправной схемы, так и с реакциями, соответствующими наиболее вероятным неисправностям.

При этом длина диагностического теста существенно сокращается. При использовании этих алгоритмов на каждой подпрограмме получается и результатов сравнения, где и — чисgc ло эталонных реакций (и) 1), и в известных устройствах кодирования результатов требуется и разрядов регистра кода неисправности.

Поскольку реакция контролируемой схемы в нормальном случае может равняться только одной из и эталонных реакций, результат контроля оказывается представленным в сильно избыточном коде. Это требует либо сокращения максимально допустимого числа подпро10 грамм в тесте, либо существенного увеличения числа запоминающих элементов. Кроме того, избыточность кода затрудняет его дальнейшую обработку и использование для поиска координат отказавшего элемента по диагно15 стической таблице, В предлагаемом устройстве сжатие информации и расширение логических возможностей достигаются тем, что оно содержит первый и второй коммутаторы, счетчик, вспомогатель20 ный регистр и схему прерывания программ, причем входы первого коммутатора связаны с выходом вспомогательного регистра, с выходами схемы сравнения блока операций устройства программного контроля, в которое

25 входит предлагаемое устройство, и с информационными шинами устройства программного контроля, выход этого коммутатора подключен ко входам дешифратора выборки разряда, Входы второго коммутатора соединены со

30 счетчиком и с частью выходов регистра кода

249058

20

30

65 неисправности; входы вспомогательного регистра подключены к выходам счетчика и второго коммутатора; входы схемы прерывания соединены с выходами схемы сравнения и второго коммутатора, а выходы схемы прерывания связаны с блоком управления устройства программного контроля; синхронизирующие входы этой схемы, а также счетчика и вспомогательного регистра подключены к формирователям микрокоманд блока операций.

Устройство отличается также тем, что схема прерывания программы содержит первый и второй триггеры, причем единичные выходы обоих триггеров соединены со входами элемента «И», выход которого поступает в блок управления. Вход одного из элементов «И» установки в «1» первого триггера и элемента

«И» установки в «О» второго триггера через инвертор связаны с выходом второго коммутатора; вход другого элемента «И» установки в «1» первого триггера также через инвертор подключен к выходу схемы сравнения блока операций; вход элемента «И» установки в «0» второго триггера через элемент задержки связан с выходом «1» первого триггера, остальные входы всех элементов «И», а также входы установки в а4Ь.. первого триггера и установки в «1» второго триггера связаны с выходами формирователей микрокоманд блока операций.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — схема прерывания программ, где приняты следующие обозначения: первый коммутатор 1, вспомогательный регистр 2, дешифратор 8, регистр 4 кода неисправности, второй коммутатор 5, счетчик

6, схема прерывания 7, выход 8 схемы сравнения, информационные шины 9, выходы 10 регистра кода неисправности на индикаторы, выходы 11 схемы прерывания в блок управления, выходы 12 формирователей микрокоманд, первый триггер И и второй триггер 14, элементы «И» 15 — 18, инверторы 19, 20, элемент

21 задержки, элемент «ИЛИ» 22.

Первый коммутатор 1 связан с выходами вспомогательного регистра 2 и с выходами 8 схемы сравнения блока операций устройства программного контроля, в которое входит предлагаемое устройство. Этот коммутатор служит для подключения любого из указанных выходов ко входу дешифратора 8 выборки разряда, который, в свою очередь, подключает выход коммутатора 1 к любому из разрядов регистра 4 кода неисправности.

Управление первым коммутатором 1 и дешифратором 8 осуществляется с помощью связанных с ними информационных шин 9 блока управления устройства программного контроля. Регистр 4 предназначен для хранения кода неисправности и передачи его через выходы 10 на индикаторы или последующую обработку.

Часть выходов этого регистра связана со входами второго коммутатора 5, который предназначен для подключения любого из этих о-ыходов к вспомогательному регистру

С этой целью выход второго коммутатора 5 связан со входом регистра 2. Входы коммутатора 5 связаны также с выходами счетчика 6, который служит для формирования последовательных номеров разрядов (начиная с номера один) регистра 4 кода неисправности, связанных со входами второго коммутатора 5.

Если в счетчике 6 установлен номер r,, то 1-й разряд указанной группы разрядов регистра 4 оказывается подключенным коммутатором 5 к вспомогательному регистру 2. Выходы счетчика б связаны также с вспомогательным регистром 2. Этот регистр служит для хранения номера того разряда регистра 4 кода неисправности, в котором записан «0». Причем передача состояния счетчика 6 в регистр 2 производится при наличии сигнала «О» на выходе второго коммутатора 5. Схема 7 прерывания программы предназначена для обнаружения непредусмотренного программой контроля поведения контролируемой схемы (например, при наличии в схеме кратной или неучтенной одиночной неисправности, либо при неустойчивой неисправности). Входы схемы 7 подключены к выходам второго коммутатора 5 и к выходу 8 схемы сравнения. Выходы 11 схемы 7 поступают в блок управления устройства программного контроля для управления остановом лрограммы. Синхронизирующие входы вспомогательного регистра 2, регистра 4 кода неисправности, счетчика б и схемы 7 прерывания связаны с выходами 12 формирователей микрокоманд блока операций.

Схема прерывания 7 включает два триггера.

Первый триггер 18 служит для обнаружения и индикации неравенства реакции схемы и одной из и эталонных реакций. Второй триггер 14 фиксирует и индицирует равенство реакции схемы более чем одной эталонной реакции. В схему прерывания 7 входят также элементы «И» 15 — 18. Элемент 15 связан своими входами с выходами «1» обоих триггеров и служит для формирования сигнала прерывания программы. Его выход является выходом 11 схемы прерывания 7. Входы элемента 17 установки в «1» первого триггера И и элемента 18 установки в «1» второго триггера 14 через инвертор 19 подключены к выходу второго коммутатора 5. Вход элемента 16 установки в «1» триггера И через инвертор 20 соединен с выходом 8 схемы сравнения. Вход элемента 18 через элемент задержки 21 связан с выходом «1» первого триггера И. Элемент

21 служит для предотвращения срабатывания триггеров 18 и 14 от одной микрокоманды.

Выходы элементов 16 и 17 подключены ко входу установки в «О» триггера 18 через элемент «ИЛИ» 22. Остальные входы всех элементов «И», а также вход установки в «О» первого триггера 18 и вход установки в «1» второго триггера 14 соединены с выходами 1" формирователей микрокоманд.

Предлагаемое устройство работает следующим образом.

249058

Зо

З5

Если используется алгоритм, предусматривающий сравнение реакции схемы только с реакцией исправной схемы, то с помощью установки соответствующей информации на шинах 9 перво м коммутатором 1 и дешифратором 8 обеснс- нвается подключение выхода 8 схемы сравнсни. . к требуемому разряду регистра 4 кода неисправности. Далее по команде с выходов 12 формирователей микрокоманд в выбранный разряд записывается результат сравнения. Так заполняются все разряды регистра 4.

Если используется алгоритм, предусматривающий сравнение реакции схемы с п эталонными реакциями, то предлагаемое устройство работает след,ющим образом. Реакция контролируемой схемы в I-том такте поочередно сравнивается с каждой из п эталонных реакций для этого такта и результаты сравнения записываются рассмотренным выше способом в п разрядов той части регистра 4, которая связана со входами второго коммутатора 5.

Поскольку эта часть разрядов гасится только в начале каждой подпрограммы теста, то конечное состояние 1 j ãî разряда этой части (j = l, 2,...n) после выполнения сравнения для к-тых тактов определяется формулой

К

«1= V д„где Iil — результат сравнения в такI=I те 1 (dI равен «1» при неравенстве и «0» при равенстве).

Перед сравнением в -том такте сигналом с выходов 12 формирователей микрокоманд первый 18 и второй 14 триггеры устанавливаются соответственно в «0» и «1». Одновременно с записью результата сравнения в регистр 4, в триггер 18 записывается инверсия этого результата и, таким образом, его состояние ф; после окончания сравнения в i-тсм и такте определяется формулой, = / nj

j — I

По окончании сравнения в 1-том такте соответствующей командой опрашивается состояние триггеров 18 и 14 на элементе 15, и если триггер И оказывается в нулевом положении, вызывается останов программы. Триггер 18 при этом индицирует неравенство реакции контролируемой схемы в такте 1 ни одной из и эталонных реакций для этого такта. После окончания сравнения для всех тактов, на которые рассчитана данная подпрограмма теста, по сигналам с выходов 12 формирователей микрокоманд триггеры 18 и 14 снова устанавливаются в исходное состояние и и раз изменяется состояние счетчика 6 путем добавления единицы, начиная с состояния «0». При этом второй коммутатор 5 обеспечивает последовательное подключение п разрядов регистра 4, хранящих результаты сравнения выполняемой подпрограммы, к вспомогательному регистру 2. После подключения каждого нового разряда на входы регистра 2 и элемента «И»

17 триггера 18 подается синхронизирующий сигнал. Если на выходе второго коммутатора

5 «0» (что соответствует наличию «0» в подключенном разряде регистра 4), то состояние счетчика 6 (т. е. двоичный номер этого разряда) передается во вспомогательный регистр 2.

После завершения п циклов счетчика 6 на шинах 9 устанавливается информация, обеспечивающая поочередное подключение первым коммутатором 1 и дешифратором 8 выходов вспомогательного регистра 2 к требуемым разрядам регистра 4 кода неисправности. По командам с выходов 12 формирователей микрокоманд состояние регистра 2 поразрядно записывается на требуемое место регистра 4, той его части, которая не связана со входами второго коммутатора 5 (в последней подпрограмме теста запись возможна и в другую часть). Таким образом, результат сравнения на любой подпрограмме теста преобразуется из п-разрядного кода с постоянным весом и — 1 в неизбыточный код разрядности log",.

Положение разряда, с которого начинается код любой подпрограммы в регистре 4 и число разрядов вспомогательного регистра 2, которые записываются в регистр 4, задается программой. Этим обеспечивается неизбыточное представление всего кода неисправности в регистре 4 при изменении n (n зависит от особенностей контролируемой схемы и используемого теста). Однако максимальное значение в пределах одной подпрограммы ограничено числом разрядов регистра 4, связанных со вторым коммутатором 5.

Если Р— число подпрограмм в тесте, то экономия Q в числе разрядов регистра кода неисправности при одинаковом и для всех подпрограмм составляет Q= (P — 1) (n — log ).

По синхронизирующему сигналу, воздействующему в каждом цикле счетчика 6 на вход элемента «И» 17, в триггер И записывается инверсия состояния выхода второго коммутатора 5. Конечное состояние Ф (после п. циклов счетчика 6) этого триггера определяIt ется формулой Ф = р1.

j=I

Иными словами он окажется в состоянии

«1», если реакция контролируемой схемы за к тактов равна хотя бы одной из и эталонных реакций. Указанный синхронизирующий сигпал подается одновременно на элемент «И»

18 триггера 14. При этом триггер 14 окажется в состоянии «0», если равенство обнаружено более чем для одной эталонной реакции. Отличие состояния триггеров И и 14 от «1» будет обнаружено при подаче сигнала на элеменг

«И» 15 и вызовет останов программы, Предмет изобретения

1. Устройство для кодирования результатов программного контроля, содержащее регистр кода неисправности и дешифратор, отличаюа1ееся тем, что, с целью сжатия информации и расширения логических возможностей

249058

om 12

Фиг. 1

Составитель Л. В. Скобелева

Редактор Б. Нанкина Техред А. А. Камышникова Корректор А. П. Васильева

Заказ 3589!7 Тираж 480 Подписное

ЦИИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

С оста ни тель Т. И рви нг устройства, оно содержит коммутаторы, счетчик, вспомогательный регистр и схему прерывания программы,, причем входы первого коммутатора связаны, с выходом вспомогательного регистра, и информационными шинами, .Выход., этого коммутатора через дешифратор йодключен .; к регенству.,: кода неисправности, вм@ды второго коммутатора соединены со счетчиком и вспомогательным регистром, связанными между собой, а также с частью 10 выходов регистра кода неисправности, выход .. йнного коммутатора подключен к вспомогательному регистру и схеме прерывания программы.

2. Устройство по п. 1, отличающееся тем, что, с целью сокращения оборудования, схема прерывания программы содержит триггеры, логические элементы и элемент задержки, причем единичный вход одного из триггеров через элемент «ИЛИ», связанный с двумя элементами «И», подключен к инвертору; единичный выход этого триггера подсоединен непосредственно и через элемент задержки ко входам элементов «И», вход одного из которых подключен к инвертору, выход этого элемента связан с нулевым входом второто триггера, единичный выход которого подсоединен,к элементу «И».