Дифференциальный операционный усилитель

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля). Технический результат - уменьшение абсолютного значения U_см и его температурного и радиационного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого соединен с первым (2) токовым выходом входного дифференциального каскада (1), а выход подключен к базе входного транзистора (Т) (5) буферного усилителя (6), токостабилизирующий двухполюсник (ТД) (7). В схему введены первый (8) и второй (9) дополнительные Т, эмиттеры которых соединены с первым ТД (7), базы являются дополнительными входами (10) и (11) устройства, коллектор первого (8) дополнительного Т связан с выходом токового зеркала (4), а эмиттер входного Т (5) буферного усилителя (6) связан со вторым (12) дополнительным ТД. 5 з.п. ф-лы, 11 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с активной нагрузкой, обеспечивающей непосредственное управление двухтактным буферным усилителем. Такие ОУ имеют одноканальную структуру передачи сигнала по цепи отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.

Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4.366.442 fig.1, которая также присутствует в большом числе других патентов, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала или неуправляемые токостабилизирующие двухполюсники.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного и радиационного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, а выход подключен к базе входного транзистора 5 буферного усилителя 6, токостабилизирующий двухполюсник 7, предусмотрены новые элементы и связи - в схему введены первый 8 и второй 9 дополнительные транзисторы, эмиттеры которых соединены с первым 7 токостабилизирующим двухполюсником, базы являются дополнительными входами 10 и 11 устройства, коллектор первого 8 дополнительного транзистора связан с выходом токового зеркала 4, а эмиттер входного транзистора 5 буферного усилителя 6 связан со вторым 12 дополнительным токостабилизирующим двухполюсником.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1, п.2, п.3 и п.4 формулы изобретения. На фиг.3 показан вариант включения входного транзистора 5 буферного усилителя 6 по схеме Дарлингтона.

На фиг.4 показана схема ОУ в соответствии с п.5 формулы изобретения, а на фиг.5 и фиг.6 - в соответствии с п.6 формулы изобретения при разных вариантах выполнения первой цепи согласования потенциалов 16.

На фиг.7 и фиг.8 показаны схемы дифференциального ОУ-прототипа (фиг.7) и заявляемого ОУ (фиг.8) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.9 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.7 и фиг.8.

На фиг.10 приведена схема фиг.4 в среде PSpice для случая, когда двухполюсники 13, 14, 12 - резисторы.

На фиг.11 показана зависимость напряжения смещения нуля U_см от температуры схем фиг.10 и фиг.7 для случая, когда в схеме фиг.7 - I₁=2 МА, I_2,=I₃=1 МА.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, а выход подключен к базе входного транзистора 5 буферного усилителя 6, токостабилизирующий двухполюсник 7. В схему введены первый 8 и второй 9 дополнительные транзисторы, эмиттеры которых соединены с первым 7 токостабилизирующим двухполюсником, базы являются дополнительными входами 10 и 11 устройства, коллектор первого 8 дополнительного транзистора связан с выходом токового зеркала 4, а эмиттер входного транзистора 5 буферного усилителя 6 связан со вторым 12 дополнительным токостабилизирующим двухполюсником. Входной дифференциальный каскад 1 выполнен на двухполюснике 13 и транзисторах 14 и 15.

Кроме этого, на фиг.2, в соответствии с п.3 формулы изобретения, второй 3 токовый выход входного дифференциального каскада 1 связан с первой 16 цепью согласования потенциалов.

На фиг.3, в соответствии с п.2 формулы изобретения, входной транзистор 5 буферного усилителя 6 выполнен в виде составного транзистора Дарлингтона.

В соответствии с п.4 формулы изобретения, на фиг.4 коллектор второго 9 дополнительного транзистора связан со второй 17 цепью согласования потенциалов. В частном случае (фиг.4) эта цепь согласования потенциалов содержит резистор 18 и р-n переход 19.

На фиг.4, в соответствии с п.5 формулы изобретения, первая 16 цепь согласования потенциалов реализована на основе третьего 20 дополнительного транзистора, эмиттер которого является выходом первой 16 цепи согласования потенциалов, коллектор связан с шиной источника питания, а база соединена со входом токового зеркала 4.

На фиг.5, в соответствии с п.6 формулы изобретения, вторая 17 цепь согласования потенциалов выполнена на четвертом 21 дополнительном транзисторе, эмиттер которого через вспомогательный резистор 22 связан с выходом второй 17 цепью согласования потенциалов, коллектор подключен к шине источника питания, а база соединена со входом токового зеркала 4.

На фиг.6 приведена схема ОУ в соответствии с п.6 формулы изобретения, но при другом исполнении первой 16 цепи согласования потенциалов (на основе р-n перехода).

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если токи двухполюсников 13 и 7 равны величине 2I₀, a двухполюсника 12 - величине I₀ (I₁₂=I₀), то токи коллекторов транзисторов схемы:

где I_б.p=I_э.i/β_i - ток базы n-р-n транзисторов при эмиттерном токе

I_э.i=I₀;

β_i - коэффициент усиления по току базы транзисторов.

Поэтому разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ - ток базы р-n-р транзистора 5.

Для того чтобы получить I_р=0, необходимо, в соответствии с п.2 формулы изобретения, использовать схему фиг.3, для которой I_БУ<<I_б.p. В этом случае необходимо также обеспечить за счет первой цепи согласования потенциалов 16 идентичность статических режимов транзисторов 14 и 15, а за счет второй цепи согласования потенциалов 17 - идентичность статических режимов транзисторов 9 и 8 по напряжению коллектор - база.

Особенность схемы фиг.4, соответствующей п.5 формулы изобретения, состоит в том, что здесь не должен использоваться в качестве входного транзистора 5 буферного усилителя 6 составной транзистор Дарлингтона фиг.3. Для фиг.4 разностный ток в узле «А» также равен нулю, но при I_БУ=I_б.p:

В схеме фиг.5, соответствующей п.6 формулы изобретения, идентичный статический режим транзисторов 14 и 15 обеспечивается транзистором 20 и р-n переходом 23, а транзисторов 8 и 9 - транзистором 21 и резистором 22. При этом разностный ток в узле «А»:

где I_б.5=2I_б.р - ток базы транзистора 5.

Замечательной особенностью схемы фиг.5 является одинаковое построение всех трех токостабилизирующих двухполюсников 13, 7 и 12.

Для схемы фиг.6, соответствующей п.6 формулы изобретения, разностный ток в узле «А»:

Однако здесь токостабилизирующие двухполюсники 13 и 7, в отличие от двухполюсника 12, имеют другое построение (I₁₃=2I₀, I₇=2I₀, I₁₂=2I₀).

Таким образом, во всех вариантах заявляемого устройства при выполнении условия I_p=0 уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вx в выходной ток узла «А»:

где r_э15=r_э14 - сопротивления эмиттерных переходов входных транзисторов 15 и 14 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше, чем в заявляемой схеме.

Компьютерное моделирование схем фиг.7 и фиг.8 подтверждает (фиг.9) данные теоретические выводы.

Кроме этого, график фиг.11 показывает, что при использовании резисторов в качестве токостабилизирующих двухполюсников 13, 7 и 12 (фиг.4) заявляемого ОУ также имеет высокую стабильность U_см.

Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ имеет в этом случае меньшее напряжение смещения нуля, чем ОУ-прототип.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока. В связи с наличием двух дифференциальных входов его применение достаточно перспективно в радиоэлектронной аппаратуре нового поколения [12, 13].

Библиографический список

1. Патент США №4.415.868 fig.3.

2. Патент ФРГ №2928841 fig.3.

3. Патент Японии JP 54-34589 кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98 (5) А21.

6. Патент США №4.366.442 fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753 fig.5c.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).

12. Старченко Е.И. Операционные усилители с мультидифференциальными входными каскадами [Текст]. / Е.И.Старченко. // Проблемы современной аналоговой микросхемотехники: сб. материалов Международного научно-практического семинара: В 2-х ч. Ч.1. - Шахты: Изд-во ЮРГУЭС, 2002 г. - С.35-42.

13. Крутчинский С.Г. Мультидифференциальные операционные усилители и прецизионная микросхемотехника [Текст]. / С.Г.Крутчинский, Е.И.Старченко. // Международный научно-технический журнал "Электроника и связь". - 2004. - №20. - С.37-45.

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого соединен с первым (2) токовым выходом входного дифференциального каскада (1), а выход - подключен к базе входного транзистора (5) буферного усилителя (6), токостабилизирующий двухполюсник (7), отличающийся тем, что в схему введены первый (8) и второй (9) дополнительные транзисторы, эмиттеры которых соединены с первым (7) токостабилизирующим двухполюсником, базы являются дополнительными входами (10) и (11) дифференциального операционного усилителя, коллектор первого (8) дополнительного транзистора связан с выходом токового зеркала (4), а эмиттер входного транзистора (5) буферного усилителя (6) связан со вторым (12) дополнительным токостабилизирующим двухполюсником.

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что входной транзистор (5) буферного усилителя (6) выполнен в виде составного транзистора Дарлингтона.

3. Дифференциальный операционный усилитель по п.1, отличающийся тем, что второй (3) токовый выход входного дифференциального каскада (1) связан с первой (16) цепью согласования потенциалов.

4. Дифференциальный операционный усилитель по п.1, отличающийся тем, что коллектор второго (9) дополнительного транзистора связан со второй (17) цепью согласования потенциалов.

5. Дифференциальный операционный усилитель по п.3, отличающийся тем, что первая (16) цепь согласования потенциалов реализована на основе третьего (20) дополнительного транзистора, эмиттер которого является выходом первой (16) цепи согласования потенциалов, коллектор связан с шиной источника питания, а база соединена со входом токового зеркала (4).

6. Дифференциальный операционный усилитель по п.1, отличающийся тем, что вторая (17) цепь согласования потенциалов выполнена на четвертом (21) дополнительном транзисторе, эмиттер которого через вспомогательный резистор (22) связан с выходом второй (17) цепи согласования потенциалов, коллектор подключен к шине источника питания, а база соединена со входом токового зеркала (4).