Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)

Авторы патента:


Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)
Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты)

 


Владельцы патента RU 2413988:

Петренко Лев Петрович (UA)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия. В одном варианте функциональная структура выполнена с использованием элементов, реализующих логические функции И-НЕ, ИЛИ и НЕ. При этом каждый «i»-й разряд выполнен в виде положительного и условно отрицательного канала преобразования входных аргументов nj «i»-го разряда, nj-1 «i-1»-го разряда и знакового аргумента n(±), положительный результирующий аргумент +mj формируют посредством логических функций НЕ1, двух логических функций ИЛИ, логической функции И-НЕ1, условно отрицательный результирующий аргумент -mj формируют посредством логических функций НЕ2, двух логических функций ИЛИ, логической функции И-НЕ2. 3 н.п. ф-лы.

 

Текст описания приведен в факсимильном виде.

1. Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±), «i» разряд которой выполнен в виде положительного и условно отрицательного канала преобразования входных аргументов nj «i» разряда, nj-i «i-1» разряда и знаковый аргумент n(±), и для формирования положительного и условно отрицательного результирующих аргументов +mj и -mj, и содержит логическую функцию f1(})-ИЛИ и логическую функцию f1(&)-HE, в которой функциональная входная связь является функциональной входной связью положительного канала для приема аргумента знака n(±), условно отрицательный канал содержит логическую функцию f4(})-ИЛИ и логическую функцию f2(&)-HE, в которой функциональная входная связь является функциональной входной связью условно отрицательного канала для приема аргумента nj «i» разряда, отличающаяся тем, что в положительный канал преобразования аргументов введены дополнительные логические функции f1(&)-И-HE, f2(})-ИЛИ, а в условно отрицательный канал преобразования аргументов введены дополнительные логические функции f2(&)-И-HE, f5(})-ИЛИ, при этом функциональные связи в функциональной структуре процедуры логического дифференцирования d/dn выполнены в соответствии с математической моделью вида

где - логическая функция f1(&)-И-HE; - логическая функция f1(})-ИЛИ; «=&1=» - логическая функция изменения активности входных аналоговых сигналов f1(&)-HE.

2. Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±), «i» разряд которой выполнен в виде положительного и условно отрицательного канала преобразования входных аргументов nj «i» разряда, nj-i «i-1» разряда и знаковый аргумент n(±), и для формирования положительного и условно отрицательного результирующих аргументов +mj и -mj, при этом положительный канал содержит логическую функцию f1(&)-HE, в которой функциональная входная связь является функциональной входной связью положительного канала для приема аргумента знака n(±), а условно отрицательный канал содержит логическую функцию f2(&)-HE, в которой функциональная входная связь является функциональной входной связью условно отрицательного канала для приема аргумента nj «i» разряда, отличающаяся тем, что в положительный канал преобразования аргументов введены дополнительные логические функции f1(&)-И-HE, f2(&)-И-HE и f3(&)-И-НЕ, а в условно отрицательный канал преобразования аргументов введены дополнительные логические функции f4(&)-И-HE, f5(&)-И-HE и f6(&)-И-НЕ, при этом функциональные связи в функциональной структуре процедуры логического дифференцирования d/dn выполнены в соответствии с математической моделью вида

3. Функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[nj]f(2n) с учетом их логического знака n(±), «i» разряд которой выполнен в виде положительного и условно отрицательного канала преобразования входных аргументов nj «i» разряда, nj-i «i-1» разряда и знаковый аргумент n(±), при этом положительный канал содержит логическую функцию f1(})-ИЛИ, в которой функциональная выходная связь является функциональной выходной связью канала для положительного результирующего аргумента +mj, и логическую функцию f1(&)-HE, в которой функциональная входная связь является функциональной входной связью канала для приема аргумента знака n(±), а условно отрицательный канал содержит логическую функцию f2(})-ИЛИ, в которой функциональная выходная связь является функциональной выходной связью канала для формирования результирующего аргумента -mj, и логическую функцию f2(&)-HE, в которой функциональная входная связь является функциональной входной связью канала для приема аргумента nj «i» разряда, отличающаяся тем, что в положительный канал преобразования аргументов введены дополнительные логические функции f1(}&)-ИЛИ-НЕ, f2(}&)-ИЛИ-HE, а в условно отрицательный канал введены дополнительные логические функции f3(}&)-ИЛИ-HE, f4(}&)-ИЛИ-НЕ, при этом функциональные связи в функциональной структуре процедуры логического дифференцирования d/dn выполнены в соответствии с математической моделью вида

где - логическая функция f1(}&)-ИЛИ-НЕ.



 

Похожие патенты:

Изобретение относится к средствам вычислительной техники и может быть использовано в оптических устройствах обработки информации при разработке и создании оптических вычислительных машин и приемопередающих устройств.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к области радиотехники и связи и может быть использовано при реализации дискретно-аналоговых устройств обработки: фильтров, усилителей, корректоров.

Изобретение относится к области автоматического регулирования и может быть использовано в корректирующих устройствах следящих систем и измерительных приборах. .

Изобретение относится к автоматике, вычислительной технике, в частности к электроизмерительной технике. .

Изобретение относится к приборостроительной технике и может быть использовано в системах автоматического регулирования. .

Изобретение относится к автоматике, вычислительной технике, в частности к электроизмерительной технике. .

Изобретение относится к области автоматического регулирования и может быть использовано в корректирующих устройствах следящих систем и измерительных приборах. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к измерительной технике и может быть использовано в системах измерения и автоматического регулирования

Группа изобретений относится к автоматике и аналоговой вычислительной технике и предназначено для построения прецизионных аналоговых устройств управления в аэрокосмической технике, функциональных узлов аналоговых вычислительных машин, аналоговых процессоров. Техническим результатом является повышение точности вычисления интегральной функции входного напряжения. Устройство содержит интегратор, коммутатор, два замыкающих ключа, два блока аналоговой памяти, два сумматора. 2 н.п. ф-лы, 2 ил.

Группа изобретений относится к автоматике и аналоговой вычислительной технике и предназначена для создания прецизионных интеграторов аналоговых сигналов инерциальных приборов систем навигации и автоматического управления в ракетно-космических системах. Техническим результатом является повышение точности вычисления интегральной функции. Устройство содержит две одинаковые секции интегрирования, выполняющие интегрирование на двух последовательных временных участках, и сумматор, при этом каждая секция интегрирования содержит интегратор, два замыкающих ключа, коммутатор, два блока аналоговой памяти, сумматор. 2 н.п. ф-лы, 3 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и предназначено для создания прецизионных интеграторов аналоговых сигналов для инерциальных приборов систем навигации и автоматического управления в ракетно-космических системах. Техническим результатом является уменьшение габаритов устройства и повышение точности непрерывного интегрирования аналогового сигнала произвольной формы. Поставленная задача достигается за счет периодического сброса интеграторов в процессе интегрирования и суммирования интервальных значений интегральной функции входного напряжения, что позволяет значительно уменьшить емкости конденсаторов в цепях обратной связи операционных усилителей. 2 ил.

Изобретение относится к электронной измерительной технике и аналитическому приборостроению. Технический результат - повышение точности интегрирования входного напряжения за счет максимально возможного устранения перерывов в интегрировании напряжения входного источника. Аналоговый интегратор напряжения содержит источники входного и эталонного напряжений, два ключа, интегрирующий усилитель, суммирующий хронометр, блок управления, дифференцирующая RC-цепь, при этом основной и дополнительный ключи выполнены в виде выключателей. 2 з.п. ф-лы, 2 ил.

Изобретение относится к электронной измерительной технике и аналитическому приборостроению. Технический результат заключается в снижении нелинейности и повышении точности при интегрировании в широком диапазоне величин входных сигналов. Аналоговый интегратор содержит источники входного и эталонного напряжений, переключатель, основной интегрирующий усилитель, дополнительный интегрирующий усилитель, основной компаратор, суммирующий хронометр и блок управления, дополнительный компаратор и конденсатор, при этом первый и второй входы дополнительного компаратора подключены соответственно к выходу основного интегрирующего усилителя и к источнику входного напряжения, первый вход основного компаратора подключен к точке с нулевым потенциалом, выходы основного и дополнительного компараторов соединены с входами блока управления, выходы последнего соединены с переключателем и суммирующим хронометром, а конденсатор включен между второй выходной клеммой источника эталонного напряжения и входом основного интегрирующего усилителя. 3 з.п. ф-лы, 2 табл., 2 ил.
Наверх