Дифференциальный операционный усилитель

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля). Технический результат: уменьшение абсолютного значения U_см и его температурного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (ДК) (1) с первым (2) и вторым (3) токовыми выходами, первый выходной транзистор (4), коллектор и база которого соединены с базой второго (5) выходного транзистора, третий выходной транзистор (6), база которого соединена с коллектором второго (5) выходного транзистора и первым (2) токовым выходом ДК (1), первый токостабилизирующий двухполюсник ТД (7), буферный усилитель (8), вход которого соединен с коллектором третьего (6) выходного транзистора и вторым ТД (9), причем эмиттеры первого (4), второго (5), третьего (6) выходных транзисторов связаны с шиной (10) источника питания. В схему введен первый (11) и второй (12) дополнительные транзисторы, эмиттеры которых связаны с первым ТД (7), а базы являются первым (13) и вторым (14) дополнительными входами устройства, причем коллектор первого (11) дополнительного транзистора соединен с базой второго (5) выходного транзистора. 1 з.п. ф-лы, 8 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с активной нагрузкой, обеспечивающей непосредственное управление двухтактным буферным усилителем. Такие ОУ имеют одноканальную структуру передачи сигнала по цепи отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.

Предполагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4.415.868 fig, 3, которая также присутствует в большом числе других патентов и монографий, например, [1-11], имеющих в качестве цепи нагрузки входных транзисторов токовые зеркала с несимметричным включением (по отношению к входному каскаду).

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предполагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Дополнительная цель - создание на базе известного ОУ схемы с двумя дифференциальными входами - (мультидифференциального ОУ, имеющего широкие перспективы [12, 13]).

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым 2 токовым выходом входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с шиной 10 источника питания, предусмотрены новые элементы и связи - в схему введен первый 11 и второй 12 дополнительные транзисторы, эмиттеры которых связаны с первым 7 токостабилизирующим двухполюсником, а базы являются первым 13 и вторым 14 дополнительными входами устройства, причем коллектор первого 11 дополнительного транзистора соединен с базой второго 5 выходного транзистора.

Варианты схемы усилителя-прототипа на p-n-p и n-p-n транзисторах показаны на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 и 4 показаны схемы дифференциального ОУ-прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» для случая, когда входы 13 и 14 (фиг.2) не используются.

На фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3 и 4.

На фиг.6 показана схема фиг.2 для случая, когда используются входы 13 и 14, входы Вх.1 и Вх.2 связаны с общей шиной.

На фиг.8 приведены результаты компьютерного моделирования схем фиг.3 и 6.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым 2 токовым выходом входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с шиной 10 источника питания. В схему введен первый 11 и второй 12 дополнительные транзисторы, эмиттеры которых связаны с первым 7 токостабилизирующим двухполюсником, а базы являются первым 13 и вторым 14 дополнительными входами устройства, причем коллектор первого 11 дополнительного транзистора соединен с базой второго 5 выходного транзистора.

На фиг.2, в соответствии с п.2 формулы изобретения, второй 3 токовый выход входного дифференциального каскада 1 и коллектор второго 12 дополнительного транзистора связаны с шиной источника питания 10 через первый 15 и второй 16 дополнительные двухполюсники (p-n переходы).

Входной дифференциальный каскад на фиг.2 выполнен на транзисторах 17, 18 и двухполюснике 19.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если токи двухполюсников 19, 7 и 9 равны величине 2I₀, то токи эмиттеров и коллекторов транзисторов схемы:

где I_б.i=I_э.i/β_i - ток базы n-p-n (I_б.р) или p-n-p (I_б.n) транзисторов при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы транзисторов.

Поэтому разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.6=2I_б.n - ток базы p-n-p транзистора 6.

Таким образом, в заявляемом устройстве при выполнении условия (5) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_bx в выходной ток узла «А»:

где r_э17=r_э18 сопротивления эмиттерных переходов входных транзисторов 13 и 14 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается, как минимум, на порядок больше, чем в заявляемой схеме.

Компьютерное моделирование схем фиг.3, и 4, и 6 подтверждает (фиг.5, 7) данные теоретические выводы.

Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ и в этих условиях имеет меньшее напряжение смещения нуля, чем ОУ-прототип. Аналогичные свойства заявляемый ОУ имеет и по входам 13 и 14.

Замечательная особенность предлагаемой схемы - низкая чувствительность напряжения смещения нуля (U_см) к одновременному изменению под действием температуры или радиации трех токов устанавливающих статический режим транзисторов.

Включение двухполюсников 15 и 16 способствует симметрированию режимов работы входного дифференциального каскада 1, а также дифференциального каскада на транзисторах 11 и 12.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока и может использоваться в современных интерфейсах как мультидифференцильный операционный усилитель, относящийся к перспективной элементной базе [12, 13] современных систем связи и телекоммуникаций.

Источники информации

1. Патент США №4.415.868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98(5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98(5)А21.

6. Патент США №4.366.442, fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753, fig.5c.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).

12. Старченко Е.И. Операционные усилители с мультидифференциальными входными каскадами [Текст] / Е.И.Старченко // Проблемы современной аналоговой микросхемотехники: сб. материалов Международного научно-практического семинара: В 2-х ч. Ч.1. - Шахты: Изд-во ЮРГУЭС, 2002 г. - С.35-42.

13. Крутчинский С.Г. Мультидифференциальные операционные усилители и прецизионная микросхемотехника [Текст] / С.Г.Крутчинский, Е.И.Старченко // Международный научно-технический журнал "Электроника и связь". - 2004. - №20. - С.37 - 45.

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад с первым и вторым токовыми выходами, первый выходной транзистор, коллектор и база которого соединены с базой второго выходного транзистора, третий выходной транзистор, база которого соединена с коллектором второго выходного транзистора и первым токовым выходом входного дифференциального каскада, первый токостабилизирующий двухполюсник, буферный усилитель, вход которого соединен с коллектором третьего выходного транзистора и вторым токостабилизирующим двухполюсником, причем эмиттеры первого, второго, третьего выходных транзисторов связаны с шиной источника питания, отличающийся тем, что в схему введен первый и второй дополнительные транзисторы, эмиттеры которых связаны с первым токостабилизирующим двухполюсником, а базы являются первым и вторым дополнительными входами устройства, причем коллектор первого дополнительного транзистора соединен с базой второго выходного транзистора.

2. Устройство по п.1, отличающееся тем, что второй токовый выход входного дифференциального каскада и коллектор второго дополнительного транзистора связаны с шиной источника питания через первый и второй дополнительные р-n переходы.