Полупроводниковое устройство и способ для его производства



Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства
Полупроводниковое устройство и способ для его производства

 


Владельцы патента RU 2506661:

ШАРП КАБУСИКИ КАЙСЯ (JP)

Изобретение относится к полупроводниковым устройствам и способам их изготовления. В полупроводниковом устройстве, включающем подложку крепления, тонкопленочный элемент, сформированный на подложке крепления, и полупроводниковый элемент, прикрепленный к подложке крепления, полупроводниковый элемент включает в себя основную часть полупроводникового элемента и множество подстилающих слоев, расположенных стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, причем каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, и рисунки схем присоединены друг к другу через контактные отверстия в изолирующих слоях. Рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, имеет вытянутый участок, продолжающийся по направлению к тонкопленочному элементу, а тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем. Изобретение обеспечивает оптимальное соединение между тонкопленочными элементами и полупроводниковыми элементами на подложке крепления. 2 н. и 6 з.п. ф-лы, 33 ил.

 

ОБЛАСТЬ ТЕХНИКИ

Настоящее изобретение относится к полупроводниковым устройствам и к способам для изготовления таковых, а более точно к полупроводниковому устройству, включающему в себя полупроводниковый элемент, прикрепленный к подложке, оснащенной тонкопленочным элементом, и способу для изготовления таковых.

УРОВЕНЬ ТЕХНИКИ

Жидкокристаллические устройства отображения, использующие схему возбуждения активной матрицы, например, включают в себя тонкопленочные элементы, такие как тонкопленочные транзисторы (в дальнейшем также называемые как «TFT»), каждый предусмотрен в качестве переключающего элемента для каждого пикселя, который является минимальным элементом изображения, и полупроводниковые элементы, такие как схемы возбуждения, для возбуждения TFT для каждого пикселя.

В последние годы в жидкокристаллических устройствах отображения, например, привлекла внимание жидкокристаллическая система, в которой периферийные схемы, такие как схемы возбуждения, монолитно сформированы посредством использования непрерывного зернистого кремния. В жидкокристаллической системе, для того чтобы снизить энергопотребление или увеличить разрешение, для периферийных схем требуется правило проектирования порядка субмикрона, то есть высокая точность формирования рисунка в интегральной схеме (ИС). Однако нет технологии производства, такой как последовательное пошаговое экспонирование, соответствующей используемой стеклянной подложке, и, таким образом, трудно формировать высококачественные полупроводниковые элементы порядка субмикрона непосредственно на стеклянной подложке. По этой причине был предложен способ, в котором после формирования высококачественных полупроводниковых элементов посредством использования кремниевой подложки кристаллы сформированных полупроводниковых элементов переносятся на и прикрепляются к стеклянной подложке, тем самым формируя высококачественные полупроводниковые элементы на стеклянной подложке.

Например, Патентный документ 1 описывает способ для изготовления полупроводникового устройства, способ включает в себя: перенос полупроводникового элемента на подложку, полупроводниковый элемент имеет многослойную структуру из кремниевого слоя и металлического слоя, и, посредством нагревания, формирование силицида металла из кремния для части стороны металлического слоя у кремниевого слоя и металла для части стороны кремниевого слоя у металлического слоя.

СПИСОК ПРОТИВОПОСТАВЛЕННЫХ МАТЕРИАЛОВ

ПАТЕНТНЫЙ ДОКУМЕНТ

ПАТЕНТНЫЙ ДОКУМЕНТ 1: Международная патентная публикация WO 2008/084628.

СУЩНОСТЬ ИЗОБРЕТЕНИЯ

Техническая проблема

В традиционном полупроводниковом устройстве, в котором полупроводниковые элементы, такие как кристаллы ИС, переносятся на стеклянную подложку, имеющую тонкопленочные элементы, такие как TFT, сформированные на ней, структура многослойного межсоединения используется во многих случаях, для того чтобы уменьшить площадь, занятую рисунками схем, интегрированными в полупроводниковые элементы, для уменьшения электрического сопротивления рисунков схем, при этом структура многослойного межсоединения сформирована таким образом, чтобы множество рисунков схем в полупроводниковых элементах были сформированы, чтобы перекрываться друг другом, с изолирующей пленкой, помещенной между ними, и рисунки схем присоединяются друг к другу через контактное отверстие, сформированное в изолирующей пленке. Здесь, поскольку полупроводниковые элементы сформированы разрезанием кремниевой подложки на кристаллы, стенки полупроводниковых элементов перпендикулярны поверхности стеклянной подложки, которая также указывается ссылкой как подложка крепления. Таким образом, есть большой перепад по высоте, например перепад около 3 мкм, между тонкопленочными элементами, сформированными на стеклянной подложке, и полупроводниковыми элементами, прикрепленными к стеклянной подложке и имеющими структуру многослойного межсоединения. Таким образом, когда тонкопленочные элементы и полупроводниковые элементы на стеклянной подложке покрыты полимерным слоем, соединительные линии формируются на полимерном слое, и тонкопленочные элементы и полупроводниковые элементы присоединяются через соединительные линии, соединительные лини могут обрываться вследствие большого перепада по высоте между тонкопленочными элементами и полупроводниковыми элементами, имеющими структуру многослойного межсоединения.

Ввиду вышеизложенного было придумано настоящее изобретение. Цель настоящего изобретения состоит в том, чтобы обеспечить соединение между тонкопленочными элементами, предусмотренными на подложке крепления, и полупроводниковыми элементами, имеющими структуру многослойного межсоединения, предусмотренную на подложке крепления.

РЕШЕНИЕ ПРОБЛЕМЫ

Для достижения вышеприведенной цели в настоящем изобретении рисунок схемы подстилающего слоя, который включен в полупроводниковый элемент и находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, и тонкопленочный элемент присоединен к основной части полупроводникового элемента посредством соединительной линии, предусмотренной на полимерном слое, вытянутого участка и рисунков схем.

Более точно, полупроводниковое устройство согласно настоящему изобретению включает в себя: подложку крепления; тонкопленочный элемент, сформированный на подложке крепления; и полупроводниковый элемент, прикрепленный к подложке крепления, полупроводниковый элемент включает в себя основную часть полупроводникового элемента и множество подстилающих слоев, расположенных стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, и рисунки схем присоединяются друг к другу через контактные отверстия, сформированные в изолирующих слоях, при этом рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, полимерный слой предусмотрен между тонкопленочным элементом и полупроводниковым элементом, и тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем.

С этой конструкцией, даже когда есть большой перепад по высоте между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом (имеющим структуру многослойного межсоединения, сформированную посредством расположения стопкой множества подстилающих слоев), рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, включенного в полупроводниковый элемент, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, так что перепад по высоте между положением вытянутого участка, то есть положением соединения полупроводникового элемента и положением соединения тонкопленочного элемента, уменьшается на подложке крепления. Более того, полимерный слой предусмотрен между тонкопленочным элементом и полупроводниковым элементом, который обеспечивает соединение между тонкопленочным элементом и вытянутым участком, предусмотренным у полупроводникового элемента, между которыми уменьшен перепад по высоте, через соединительную линию на полимерном слое. Это гарантирует соединение между тонкопленочным элементом и основной частью полупроводникового элемента через соединительную линию на полимерном слое, вытянутый участок и рисунки схем, так что обеспечивается соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

Край полупроводникового элемента, обращенный к тонкопленочном элементу, может быть предусмотрен в ступенчатой форме, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

При этой конфигурации край полупроводникового элемента, обращенный к тонкопленочном элементу, предусмотрен в ступенчатой форме, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу, где подстилающие слои расположены стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, и полупроводниковый элемент прикрепляется к подложке крепления. Таким образом, вытянутый участок, предусмотренный у полупроводникового элемента, продолжен дальше за пределы основной части полупроводникового элемента, например, по сравнению со случаем, где стенки полупроводникового элемента перпендикулярны подложке крепления.

Подложка крепления может быть стеклянной подложкой.

При этой конфигурации пластина крепления является стеклянной подложкой. Таким образом, например, в подложке активной матрицы, выполненной из стекла, включенной в жидкокристаллическое устройство отображения, полупроводниковое устройство формируется особым образом.

Тонкопленочный элемент может быть тонкопленочным транзистором, и основная часть полупроводникового элемента может быть МОП-транзистором.

При этой конфигурации тонкопленочный элемент является тонкопленочным транзистором, а основная часть полупроводникового элемента является металл-оксид-полупроводниковым (МОП) транзистором. Таким образом, например, на подложке активной матрицы, выполненной из стекла, включенной в жидкокристаллическое устройство отображения, тонкопленочный элемент особым образом образует переключающий элемент для каждого пикселя, затворного формирователя или тому подобного, а основная часть полупроводникового элемента особым образом образует ИС истокового формирователя, контроллера или тому подобного.

Способ для изготовления полупроводникового устройства по настоящему изобретению включает в себя: этап формирования полупроводникового кристалла по формированию основной части полупроводникового элемента, а затем, при формировании множества подстилающих слоев, формирование вытянутого участка в подстилающем слое, сформированном в заключение, для формирования полупроводникового кристалла, где каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, рисунки схемы присоединены друг к другу через контактные отверстия, сформированные в изолирующих слоях, и вытянутый участок формируется продолжением наружу рисунка схемы в подстилающем слое, сформированном в заключение, этап формирования тонкопленочного элемента по формированию тонкопленочного элемента на подложке крепления; этап крепления по прикреплению полупроводникового кристалла к подложке крепления, снабженной тонкопленочным элементом, с основной частью полупроводникового элемента, обращенной вверх; и этап соединения по экспонированию вытянутого участка прикрепленного полупроводникового кристалла для формирования полупроводникового элемента с формированием полимерного слоя между полупроводниковым элементом и тонкопленочным элементом, а затем с формированием соединительной линии на полимерном слое для присоединения тонкопленочного элемента к основной части полупроводникового элемента через соединительную линию, вытянутый участок и рисунки схемы.

При этом способе, даже когда есть большой перепад по высоте между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом (имеющим структуру многослойного межсоединения, сформированную посредством расположения стопкой множества подстилающих слоев), рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, включенного в полупроводниковый элемент, формируется, чтобы иметь вытянутый участок, на этапе формирования полупроводникового кристалла, так что перепад по высоте между положением вытянутого участка, то есть положением соединения полупроводникового элемента и положением соединения тонкопленочного элемента, уменьшается на подложке крепления, к которой полупроводниковый кристалл прикреплен на этапе крепления. Более того, на этапе соединения полимерный слой формируется между тонкопленочным элементом и полупроводниковым элементом на подложке крепления, а затем соединительная линия формируется на полимерном слое. Это обеспечивает соединение между тонкопленочным элементом и вытянутым участком, предусмотренным у полупроводникового элемента, между которыми уменьшен перепад по высоте, через соединительную линию на полимерном слое. Это гарантирует соединение между тонкопленочным элементом и основной частью полупроводникового элемента через соединительную линию на полимерном слое, вытянутый участок и рисунки схем, так что обеспечивается соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

Этап формирования полупроводникового кристалла может включать в себя этапы по формированию металлических слоев, чтобы имели предопределенный размер, при формировании множества подстилающих слоев, где каждый из металлических слоев формируется на наружном крае подстилающего слоя и на том же самом слое, что и рисунок схемы в подстилающем слое, и выполняется из такого же материала, как рисунок схемы, и вытравливанию металлических слоев на наружных краях подстилающих слоев полупроводникового кристалла для обработки края полупроводникового кристалла, обращенного к тонкопленочному элементу, в ступенчатую форму, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

При этом способе, на этапе формирования полупроводникового кристалла, металлические слои формируются, чтобы иметь предопределенный размер при формировании множества подстилающих слоев, каждый металлический слой формируется на наружном краю подстилающего слоя и в том же самом слое, что и рисунок схемы, а на этапе травления металлические слои на наружных краях подстилающих слоев полупроводникового кристалла вытравливаются для обработки края полупроводникового кристалла, обращенного к тонкопленочному элементу, в ступенчатую форму, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу. Таким образом, вытянутый участок, предусмотренный у полупроводникового элемента, продолжен дальше за пределы основной части полупроводникового элемента, например, по сравнению со случаем, где стенки полупроводникового элемента перпендикулярны подложке крепления.

Этап травления может выполняться после этапа крепления.

При этом способе этап травления выполняется после этапа крепления. Таким образом, полупроводниковый кристалл, прикрепленный к подложке крепления, подвергается процессу травления.

Этап травления может выполняться до этапа крепления.

При этом способе этап травления выполняется до этапа крепления. Таким образом, например, кремниевая пластина, используемая для одновременного формирования множества полупроводниковых кристаллов, подвергается процессу травления.

ПРЕИМУЩЕСТВА ИЗОБРЕТЕНИЯ

Согласно настоящему изобретению, рисунок схемы подстилающего слоя, который включен в полупроводниковый элемент и находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, и тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем. Таким образом, можно обеспечить соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

Фиг. 1 - вид в разрезе, иллюстрирующий полупроводниковое устройство согласно первому варианту осуществления настоящего изобретения.

Фиг. 2A-2D - первые виды в разрезе, иллюстрирующие этапы для изготовления полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.

Фиг. 3A-3C - вторые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 2D.

Фиг. 4A-4C - третьи виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 3C.

Фиг. 5A-5C - четвертые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 4C.

Фиг. 6A-6C - пятые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 5C.

Фиг. 7A-7C - шестые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 6C.

Фиг. 8A-8C - седьмые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 7C.

Фиг. 9 - восьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 8C.

Фиг. 10 - девятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 9.

Фиг. 11 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 10.

Фиг. 12 - одиннадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 11.

Фиг. 13 - двенадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 12.

Фиг. 14 - тринадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 13.

Фиг. 15 - четырнадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 14.

Фиг. 16 - пятнадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 15.

Фиг. 17 - вид свеху, иллюстрирующий этап изготовления промежуточной подложки, используемой на этапах изготовления полупроводникового устройства согласно варианту осуществления настоящего изобретения.

Фиг. 18 - вид в разрезе, взятый вдоль линии XVIII-XVIII по фиг. 17.

Фиг. 19 - вид сверху, иллюстрирующий промежуточную подложку на этапе, следующим за этапом фиг. 17.

Фиг. 20 - вид в разрезе, взятый вдоль линии XX-XX по фиг. 19.

Фиг. 21 - вид в разрезе, иллюстрирующий вариант полупроводникового кристалла по фиг. 9.

Фиг. 22 - вид в разрезе, иллюстрирующий полупроводниковое устройство согласно второму варианту осуществления.

Фиг. 23A-23B - первые виды в разрезе, иллюстрирующие этапы для изготовления полупроводникового устройства согласно второму варианту осуществления.

Фиг. 24A-24C - вторые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 23B.

Фиг. 25A-25C - третьи виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 24C.

Фиг. 26 - четвертый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 25C.

Фиг. 27 - пятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 26.

Фиг. 28 - шестой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 27.

Фиг. 29 - седьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 28.

Фиг. 30 - восьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 29.

Фиг. 31 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 30.

Фиг. 32 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 31.

Фиг. 33 - одиннадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 32.

ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ

Варианты осуществления настоящего изобретения ниже будут описаны подробно, со ссылкой на чертежи. Настоящее изобретение не ограничено следующими вариантами осуществления.

<<Первый вариант осуществления изобретения>>

Фиг. 1-21 - виды, иллюстрирующие первый вариант осуществления полупроводникового устройства и способ для изготовления такового согласно настоящему изобретению. Более точно, фиг. 1 - вид в разрезе, иллюстрирующий полупроводниковое устройство 130a по настоящему варианту осуществления.

Как проиллюстрировано на фиг. 1, полупроводниковое устройство 130a включает в себя стеклянную подложку 100, предусмотренную в качестве подложки крепления, тонкопленочный элемент 80, сформированный на стеклянной подложке 100, полупроводниковый элемент 90a, прикрепленный к стеклянной подложке 100, полимерный слой 120, предусмотренный, чтобы покрывать тонкопленочный элемент 80 и край полупроводникового элемента 90a, обращенный к тонкопленочному элементу 80, первую соединительную линию 121a для присоединения (описанного ниже электрода 118a истока) тонкопленочного элемента 80 к (вытянутому участку E описанного ниже четвертого рисунка 40ab схемы) полупроводниковому элементу 90a, и вторую соединительную линию 121b для присоединения к (описанному ниже электроду 118b стока) тонкопленочному элементу 80, где первая соединительная линия 121a и вторая соединительная линия 121b предусмотрены на полимерном слое 120.

Как проиллюстрировано на фиг. 1, тонкопленочный элемент 80 включает в себя полупроводниковый слой 113, предусмотренный на стеклянной подложке 100, с первой пленкой 111 покрытия основания и второй пленкой 112 покрытия основания, являющихся вставленными между полупроводниковым слоем 113 и стеклянной подложкой 100, затворную изолирующую пленку 114, предусмотренную, чтобы покрывать полупроводниковый слой 113, электрод 114 затвора, предусмотренный на затворной изолирующей пленке 114, первую межслойную изолирующую пленку 116, и вторую межслойную изолирующую пленку 117a, где первая межслойная изолирующая пленка 116 и вторая межслойная изолирующая пленка 117a предусмотрены одна за другой, чтобы покрывать электрод 115 затвора. Здесь, полупроводниковый слой 113 включает в себя канальную область (не показана), предусмотренную, чтобы перекрывать электрод 115 затвора, истоковую область (не показана), предусмотренную по одну наружную сторону канальной области, и стоковую область (не показана), предусмотренную по другую наружную сторону канальной области. Полупроводниковый слой 113 выполнен из пленки поликристаллического кремния. Отметим, что полупроводниковый слой 113 может иметь слаболегированные стоковые (LDD) области, соответственно предусмотренные между канальной областью и истоковой областью и между канальной областью и стоковой областью. Как проиллюстрировано на фиг. 1, электрод 118a истока и электрод 118b стока, соответственно присоединенные к истоковой области и стоковой области полупроводникового слоя 113, предусмотрены на второй межслойной изолирующей пленке 117a через контактные отверстия, сформированные в многослойной пленке, состоящей из затворной изолирующей пленки 114, первой межслойной изолирующей пленки 116 и второй межслойной изолирующей пленки 117a.

Как проиллюстрировано на фиг. 1, полупроводниковый элемент 90a включает в себя основную часть 50 полупроводникового элемента и первый подстилающий слой 51, второй подстилающий слой 52, третий подстилающий слой 53, четвертый подстилающий слой 54 и пятый подстилающий слой 48, которые сформированы в этом порядке на поверхности основной части 50 полупроводникового элемента, обращенной к стеклянной подложке 100. Полупроводниковый элемент 90a дополнительно включает в себя (вторую) межслойную изолирующую пленку 117b, расположенную стопкой на поверхности основной части 50 полупроводникового элемента, расположенной напротив стеклянной подложки 100. Край полупроводникового элемента 90a, обращенный к тонкопленочному элементу 80, предусмотрен в ступенчатой форме, так что чем ближе к стеклянной подложке 100 находятся подстилающие слои 51, 52, 53 и 54, тем дальше выступают края подстилающих слоев 51, 52, 53 и 54, обращенные к тонкопленочному элементу 80. Здесь, толщина каждого из подстилающих слоев 51, 52, 53 и 54, например, имеет значение около 0,5 мкм. Края нижних подстилающих слоев (52 и 53) выступают от краев их соответственных верхних подстилающих слоев (51 и 52), например, приблизительно на 1 мкм.

Как проиллюстрировано на фиг. 1, основная часть 50 полупроводникового элемента включает в себя n-МОП-транзистор Ta n-типа, предусмотренный в левой области пленки 21 монокристаллического кремния на фигуре, p-МОП-транзистор Tb p-типа, предусмотренный в правой области пленки 21 монокристаллического кремния на фигуре, затворную оксидную пленку 8 для изоляции n-МОП-транзистора Ta от p-МОП-транзистора Tb и пленку 18 выравнивания, предусмотренную, чтобы покрывать n-МОП-транзистор Ta и p-МОП-транзистор Tb. Отметим, что, поскольку трудно описать конфигурацию основной части 50 полупроводникового элемента со ссылкой на фиг. 1, на которой основная часть 50 полупроводникового элемента проиллюстрирована в относительно небольшом размере, конфигурация основной части 50 полупроводникового элемента будет подробно описана со ссылкой на чертеж, на котором основная часть 50 полупроводникового элемента проиллюстрирована в относительно большом размере, при описании этапа формирования полупроводникового кристалла в описанном ниже способе для изготовления полупроводникового устройства 130.

Как проиллюстрировано на фиг. 1, первый подстилающий слой 51 включает в себя первый изолирующий слой 44, состоящий из первой межслойной изолирующей пленки 22 и второй межслойной изолирующей пленки 23, и первые рисунки 25aa, 25ab, 25ac и 25ad схем, расположенные стопкой на первом изолирующем слое 44. Здесь, как проиллюстрировано на фиг. 1, первый рисунок 25aa схемы присоединен к одной из примесных областей высокой концентрации n-типа пленки 21 монокристаллического кремния n-МОП-транзистора Ta через первое контактное отверстие 44a, сформированное в первом изолирующем слое 44. Более того, как проиллюстрировано на фиг. 1, первый рисунок 25ab схемы присоединен к другой из примесных областей высокой концентрации n-типа пленки 21 монокристаллического кремния n-МОП-транзистора Ta через первое контактное отверстие 44b, сформированное в первом изолирующем слое 44. Первый рисунок 25ab схемы также присоединен к описанному ниже релейному электроду (9c) через первое контактное отверстие 44c, сформированное в первом изолирующем слое 44 и затворной оксидной пленке 8. Более того, как проиллюстрировано на фиг. 1, первый рисунок 25ac схемы присоединен к одной из примесных областей высокой концентрации p-типа пленки 21 монокристаллического кремния p-МОП-транзистора Tb через первое контактное отверстие 44d, сформированное в первом изолирующем слое 44, и первый рисунок 25ad схемы присоединен к другой из примесных областей высокой концентрации p-типа пленки 21 монокристаллического кремния p-МОП-транзистора Tb через первое контактное отверстие 44e, сформированное в первом изолирующем слое 44.

Как проиллюстрировано на фиг. 1, второй подстилающий слой 52 включает в себя второй изолирующий слой 45, состоящий из первой пленки 26 выравнивания, первой межслойной изолирующей пленки 27 и второй межслойной изолирующей пленки 28, и вторые рисунки 30aa и 30ab схем, расположенные стопкой на втором изолирующем слое 45. Здесь, как проиллюстрировано на фиг. 1, второй рисунок 30aa схемы присоединен к первому рисунку 25ab схемы через второе контактное отверстие 45a, сформированное во втором изолирующем слое 45, и второй рисунок 30ab схемы присоединен к первому рисунку 25ad схемы через второе контактное отверстие 45b, сформированное во втором изолирующем слое 45.

Как проиллюстрировано на фиг. 1, третий подстилающий слой 53 включает в себя третий изолирующий слой 46, состоящий из второй пленки 31 выравнивания, первой межслойной изолирующей пленки 32 и второй межслойной изолирующей пленки 33, и третьи рисунки 35aa и 35ab схем, расположенные стопкой на третьем изолирующем слое 46. Здесь, как проиллюстрировано на фиг. 1, третий рисунок 35aa схемы присоединен ко второму рисунку 30aa схемы через третье контактное отверстие 46a, сформированное в третьем изолирующем слое 46, и третий рисунок 35ab схемы присоединен ко второму рисунку 30ab схемы через третье контактное отверстие 46b, сформированное во третьем изолирующем слое 46.

Как проиллюстрировано на фиг. 1, четвертый подстилающий слой 54 включает в себя четвертый изолирующий слой 47, состоящий из третьей пленки 36 выравнивания, первой межслойной изолирующей пленки 37 и второй межслойной изолирующей пленки 38, и четвертые рисунки 40aa и 40ab схем, расположенные стопкой на четвертом изолирующем слое 47. Здесь, как проиллюстрировано на фиг. 1, четвертый рисунок 40aa схемы присоединен к третьему рисунку 35aa схемы через четвертое контактное отверстие 47a, сформированное в четвертом изолирующем слое 47. Более того, как проиллюстрировано на фиг. 1, четвертый рисунок 40ab схемы присоединен к третьему рисунку 35ab схемы через четвертое контактное отверстие 47b, сформированное в четвертом изолирующем слое 47, и имеет вытянутый участок E, вытянутый по направлению к тонкопленочному элементу 80.

Здесь, вытянутый участок E четвертого рисунка 40ab схемы присоединен к электроду 118a истока тонкопленочного элемента 80 через первую соединительную линию 121a, предусмотренную, чтобы достигать дна контактного отверстия 47d, сформированного в четвертом изолирующем слое 47.

Как проиллюстрировано на фиг. 1, пятый изолирующий слой 48 состоит из четвертой пленки 41 выравнивания, первой межслойной изолирующей пленки 42 и второй межслойной изолирующей пленки 43.

Полупроводниковое устройство 130a, имеющее описанную выше конфигурацию, включено в жидкокристаллическое устройство отображения, при этом, например, тонкопленочный элемент 80, например, образует переключающий элемент пикселя, который является минимальным элементом изображения, затворный формирователь и т.д., и основная часть 50 полупроводникового элемента у полупроводникового элемента 90a, например, формирует истоковый формирователь, ИС контроллера и т.д.

Затем, способ для изготовления полупроводникового устройства 130a по настоящему варианту осуществления будет описан со ссылкой, например, на фиг. 2-21. Здесь, фиг. 2-16 - последовательность видов в разрезе, иллюстрирующих этапы изготовления полупроводникового устройства 130a. Более того, фиг. 17 - вид сверху, иллюстрирующий процесс изготовления промежуточной подложки 60, используемой на этапах изгоовления полупроводникового устройства 130a. Фиг. 18 - вид в разрезе, взятый вдоль линии XVIII-XVIII по фиг. 17. Более того, фиг. 19 - вид сверху, иллюстрирующий этап изготовления промежуточной подложки 60, следующий за этапом фиг. 17. Фиг. 20 - вид в разрезе, взятый вдоль линии XX-XX по фиг. 19. Фиг. 21 - вид в разрезе, иллюстрирующий полупроводниковый кристалл 70c, который является вариантом полупроводникового кристалла 70a по фиг. 9. Отметим, что способ изготовления по настоящему варианту осуществления включает в себя этап формирования полупроводникового кристалла, этап формирования тонкопленочного элемента, этап крепления, этап травления и этап соединения.

<Этап формирования полупроводникового кристалла>

Прежде всего, как проиллюстрировано на фиг. 2A, термическая оксидная пленка 2, например, имеющая толщину около 30 нм, формируется на кремниевой подложке 1 (подложке монокристаллического кремния). Здесь, термическая оксидная пленка 2 формируется с целью защиты поверхности кремниевой подложки 1 от загрязнения при выполняемой позже ионной имплантации и необязательно является необходимой. Таким образом, термическая оксидная пленка 2 может быть опущена.

Впоследствии, как проиллюстрировано на фиг. 2B, резист 3 формируется на термической оксидной пленке 2. Затем, с использованием резиста 3 в качестве маски, примесный элемент In n-типа (например, фосфор) инжектируется в область формирования N-кармана, которая является областью вскрытия резиста 3, например, посредством ионной имплантации. Здесь, ионная имплантация предпочтительно выполняется в условиях, где энергия имплантации установлена в приблизительно 50-150кэВ, а величина дозы имеет значение около 1×1012-1×1013 см-2. Более того, поскольку примесный элемент p-типа инжектируется во всю поверхность кремниевой подложки 1 на более позднем этапе, величина инжекции примесного элемента n-типа предпочтительно устанавливается, принимая во внимание величину, сбалансированную с примесным элементом p-типа.

Затем, как проиллюстрировано на фиг. 2C, резист 3 удаляется. После того примесный элемент Ip p-типа (например, бор) имплантируется во всю поверхность кремниевой подложки 1, например, посредством ионной имплантации. Здесь, ионная имплантация предпочтительно выполняется в условиях, где энергия имплантации имеет значение приблизительно 10-50кэВ, а величина дозы имеет значение около 1×1012-1×1013 см-2. Более того, поскольку фосфор имеет более низкий коэффициент диффузии в кремнии в показателях термической обработки, чем бор, термическая обработка может выполняться до того, как имплантируется элемент бора, так что фосфор заблаговременно умеренно диффундируют в кремниевую подложку. В качестве альтернативы, чтобы избежать нейтрализации примесей n-типа примесями p-типа в области формирования N-кармана, примесный элемент p-типа может инжектироваться после того, как резист сформирован в области формирования N-кармана. В этом случае нейтрализацию примесями p-типа не нужно принимать во внимание при инжекции примесей n-типа в область формирования N-кармана.

Затем, как проиллюстрировано на фиг. 2D, термическая оксидная пленка 2 удаляется. После того выполняется термическая обработка в окислительной атмосфере приблизительно при 900-1000°C, тем самым формируя термическую оксидную пленку 4, имеющую толщину около 30 нм, и дифундируя примесные элементы для формирования области 5 N-кармана и области 6 P-кармана.

Впоследствии на всей полноте подложки, на которой были сформированы область 5 N-кармана и область 6 P-кармана, пленка нитрида кремния, имеющая толщину около 200 нм, формируется, например, посредством химического осаждения из паровой фазы (CVD) или тому подобного. Затем, пленка нитрида кремния и термическая оксидная пленка 4 под пленкой нитрида кремния подвергаются формированию рисунка посредством использования фотолитографии или тому подобного, тем самым формируя пленку 16a нитрида кремния и термическую оксидную пленку 4a, как проиллюстрировано на фиг. 3A.

После того, как проиллюстрировано на фиг. 3B, процесс локального окисления кремния (LOCOS) выполняется посредством термической обработки в атмосфере кислорода приблизительно при 900-1000°C, тем самым формируя оксидную пленку 7 LOCOS, имеющую толщину приблизительно 200-500 нм, и пленку 16b нитрида кремния. Здесь, оксидная пленка 7 LOCOS используется для изоляции устройства, но изоляция устройства, например, может достигаться посредством мелкой щелевой изоляции (STI) или тому подобного, иного, чем оксидная пленка 7 LOCOS.

Затем, как проиллюстрировано на фиг. 3C, пленка 16b нитрида кремния удаляется. После того выполняется термическая обработка в атмосфере кислорода приблизительно при 1000°C, тем самым формируя затворную оксидную пленку 8, имеющую толщину приблизительно 10 нм-20 нм от оксидной пленки 7 LOCOS. Здесь, после удаления пленки 16b нитрида кремния, для того чтобы управлять пороговым напряжением транзистора, примеси n-типа или примеси p-типа могут имплантироваться посредством ионной имплантации области, в которой будет сформирован n-МОП-транзистор Ta или p-МОП-транзистор Tb.

Впоследствии, как проиллюстрировано на фиг. 4A, на всей полноте подложки, снабженной затворной оксидной пленкой 8, пленка поликристаллического кремния, имеющая толщину около 300 нм, наносится, например, посредством CVD или тому подобного. Затем, пленка поликристаллического кремния подвергается формированию рисунка посредством использования фотолитографии или тому подобного, тем самым формируя электрод 9a затвора n-МОП-транзистора Ta, электрод 9b затвора p-МОП-транзистора Tb и релейный электрод 9c.

Затем, как проиллюстрировано на фиг. 4B, для того чтобы сформировать область LDD, резист 10 формируется с являющейся открытой областью формирования n-МОП-транзистора. После того, посредством использования электрода 9a затвора в качестве маски, примесный элемент In n-типа (например, фосфор) имплантируется, например, посредством ионной имплантации, тем самым формируя примесную область 11 низкой концентрации n-типа. Здесь, ионная имплантация предпочтительно выполняется в условиях, где величина дозы, например, имеет значение около 5×1012-5×1013 см-2. Здесь, концентрация примеси примесной области 11 низкой концентрации n-типа, например, имеет значение 1×1017/см3-5×1017/см3. Более того, здесь, для того чтобы уменьшить эффект короткого канала, может выполняться галоимплантация примесного элемента p-типа, такого как бор.

Затем, как проиллюстрировано на фиг. 4C, резист 10 удаляется, и резист 12 формируется с являющейся открытой областью формирования p-МОП-транзистора. После этого, посредством использования электрода 9b затвора в качестве маски, примесный элемент Ip p-типа (например, бор) имплантируется, например, посредством ионной имплантации, тем самым формируя примесную область 13 низкой концентрации p-типа. Здесь, ионная имплантация предпочтительно выполняется в условиях, где величина дозы, например, имеет значение около 5×10-2-5×1013 см-2. Здесь, концентрация примеси примесной области 13 низкой концентрации p-типа, например, имеет значение 1×1017/см3-5×1017/см3. Более того, здесь, для того чтобы уменьшать эффект короткого канала, может выполняться галоимплантация примесного элемента n-типа, такого как фосфор. Отметим, что, бор имеет большой коэффициент термодиффузии и, таким образом, когда примесная область низкой концентрации p-МОП может быть сформирована только посредством термодиффузии бора, имплантированного посредством имплантации примеси высокой концентрации p-типа в p-МОП-транзистор на более позднем этапе, имплантация примеси для формирования примесной области низкой концентрации p-типа выполняется не обязательно.

Впоследствии, как проиллюстрировано на фиг. 5A, резист 12 удаляется. Затем, пленка оксида кремния формируется, например, посредством CVD, или тому подобного. После этого, пленка оксида кремния подвергается анизотропному сухому травлению, тем самым формируя боковые стенки 14a, 14b и 14c на стенках электродов 9a, 9b затвора и релейного электрода 9c.

Затем, как проиллюстрировано на фиг. 5B, резист 15 формируется с являющейся открытой областью формирования n-МОП-транзистора, и посредством использования электрода 9a затвора и боковых стенок 14a в качестве маски, примесный элемент In n-типа (например, фосфор) имплантируется, например, посредством ионной имплантации, тем самым формируя примесную область 11a высокой концентрации n-типа. Здесь, концентрация примеси примесной области 11a высокой концентрации n-типа, например, имеет значение 1×1019/см3-1×1021/см3.

Затем, как проиллюстрировано на фиг. 5C, резист 15 удаляется, и резист 17 формируется с являющейся открытой областью формирования p-МОП-транзистора. Затем, посредством использования электрода 9b затвора и боковых стенок 14b в качестве маски, примесный элемент Ip p-типа (например, бор) имплантируется, например, посредством ионной имплантации, тем самым формируя примесную область 13a высокой концентрации p-типа. Здесь, концентрация примеси примесной области 13a высокой концентрации p-типа, например, имеет значение 1×1019/см3-5×1020/см3. После этого, например, термическая обработка при 900°C в течение 10 минут выполняется для активирования имплантированных примесных элементов, тем самым, формируя n-МОП-транзистор Ta и p-МОП-транзистор Tb.

Впоследствии резист 17 удаляется. Затем изолирующая пленка, такая как пленка оксида кремния, формируется на всей полноте подложки, снабженной n-МОП-транзистором Ta и p-МОП транзистором Tb. Изолирующая пленка выравнивается посредством химическо-механической полировки (CMP) или тому подобного, тем самым формируя пленку 18 выравнивания, как проиллюстрировано на фиг. 16A.

Затем, как проиллюстрировано на фиг. 6B, вещество Ih разъединения, содержащее в себе по меньшей мере один неактивный элемент, такой как водород, He или Ne, имплантируется в кремниевую подложку 1, например, посредством ионной имплантации, тем самым формируя слой 19 разъединения для формирования полупроводниковой подложки 20. Здесь, вещество разъединения имплантируется в условиях, где, например, когда используется водород, величина дозы имеет значение 2×1016-2×1017 см-2, а энергия имплантации имеет значение около 100-200 кэВ.

Затем, поверхность прикрепления полупроводниковой подложки 20, снабженная слоем 19 разъединения, и поверхность прикрепления промежуточной подложки 60 гидрофилизируются посредством основанной на аммиачной перекиси водорода очистки SC1. После того поверхность крепления полупроводниковой подложки 20 укладывается на поверхность крепления промежуточной подложки 60, и выполняется термическая обработка, например, при 200-300°C в течение приблизительно 2 часов, тем самым прикрепляя полупроводниковую подложку 20 к промежуточной подложке 60, как проиллюстрировано на фиг. 6C. Здесь, как проиллюстрировано на фиг. 6C, 19 и 20, промежуточная подложка 60 включает в себя слой 62 термического окисления, в котором множество окон 62a сформированы в форме матрицы, и кремниевую подложку 61b, предусмотренную под слоем 62 термического окисления, при этом множество углубленных участков 63a, соответственно, в сообщении с окнами 62a в слое 62 термического окисления, сформированы на кремниевой подложке 61b. Более того, как проиллюстрировано на 20, промежуточная подложка 60 снабжена разделительной структурой 65, которая включает в себя вышеописанный слой 62 термического окисления и столбчатые кремниевые структуры 64, поддерживающие слой 62 термического окисления во множестве положений, и может осуществлять разделение между кремниевой подложкой 61b и слоем 62 термического окисления. Промежуточная подложка 60 может быть изготовлена следующим образом. Сначала кремниевая подложка 61a термически окисляется для формирования термической оксидной пленки, имеющую толщину около 100-300 нм. Затем, термическая оксидная пленка подвергается формированию рисунка посредством использования фотолитографии или тому подобного для формирования квадратных окон, например, около 0,5 мкм, на боковой стороне, как проиллюстрировано на фиг. 17 и 18, тем самым формируя слой 62 термического окисления, имеющий множество окон 62a с шагом окна около 1,5 мкм. Впоследствии верхняя часть кремниевой подложки 61a вытравливается газом, таким как дифторид ксенона, через окна 62a, тем самым формируя углубленные участки 63a, как проиллюстрировано на фиг. 19 и фиг. 20. Отметим, что кремниевая подложка 61a может вытравливаться щелочным раствором, таким как тетраметил-гидроксид аммония (TMAH). Более того, подходящая установка диаметра и высоты столбчатых кремниевых структур 64 предоставляет возможность конструкции промежуточной подложки 60, которая выдерживает выполняемый позже этап CMP и отделима посредством напряжения при кручении.

Впоследствии температура полупроводниковой подложки 20 и промежуточной подложки 60, прикрепленных друг к другу, поднимается до приблизительно 550-600°C для разделения кремниевой подложки 1 вдоль слоя 19 разъединения на кремниевые подложки 1a и 1b, как проиллюстрировано на фиг. 7A, так что n-МОП-транзистор Ta и p-МОП-транзистор Tb разом переносятся на промежуточную подложку 60.

Затем, как проиллюстрировано на фиг. 7B, слой 19 разъединения удаляется полировкой (вышеупомянутым этапом CMP), травлением или тому подобным. После того кремниевая подложка 1b полируется или вытравливается до тех пор, пока не обнажится затворная оксидная пленка 8, тем самым формируя пленку 21 монокристаллического кремния и выполняя процесс изоляции устройства.

После этого, как проиллюстрировано на фиг. 7C, первая межслойная изолирующая пленка 22, такая как пленка оксида кремния, формируется, чтобы иметь толщину приблизительно 100 нм, для того чтобы защищать поверхность пленки 21 монокристаллического кремния. Затем, термическая обработка выполняется приблизительно при 650-800°C в течение около от 30 минут до 2 часов для удаления водорода в пленке 21 монокристаллического кремния, полного удаления тепловых доноров и дефектов решетки, реактивирования примесей p-типа, улучшения воспроизводимости характеристик транзистора и стабилизации характеристик транзистора. Более того, для того чтобы сохранять достаточную емкость между межсоединениями без оказания влияния на характеристики транзистора, вторая межслойная изолирующая пленка 23, такая как пленка оксида кремния, формируется, чтобы иметь толщину около 700 нм. Отметим, что температура при термической обработке предпочтительно имеет значение 850°C или ниже, так что профили примесей транзисторов не ухудшаются.

Впоследствии, как показано на фиг. 8A, пленка 21 монокристаллического кремния, первая межслойная изолирующая пленка 22 и вторая межслойная изолирующая пленка 23 частично вытравливаются, тем самым формируя первые контактные отверстия 44a и 44b, которые достигают примесной области 11a высокой концентрации n-типа, формирующей истоковую область и стоковую область n-МОП-транзистора Ta, первые контактные отверстия 44d и 44e, которые достигают примесной области 13 высокой концентрации p-типа, формирующей истоковую область и стоковую область p-МОП-транзистора Tb, и первое окно 44f, в котором обнажена примесная область 13a высокой концентрации p-типа p-МОП-транзистора Tb. Затворная оксидная пленка 8, первая межслойная изолирующая пленка 22 и вторая межслойная изолирующая пленка 23 частично вытравливаются, тем самым образуя первое контактное отверстие 44c, которое достигает релейного электрода 9c.

Затем, металлическая пленка, имеющая низкое сопротивление, формируется на всей полноте подложки, снабженной первыми контактными отверстиями 44a-44e и первым окном 44f. После того металлическая пленка подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя первые рисунки 25aa-25ad схем и первый металлический слой 25b, как проиллюстрировано на фиг. 8B. Здесь, первые рисунки 25aa-25ad схем и первый металлический слой 25b, например, формируются таким образом, что последовательно формируется пленка нитрида титана, например, которая будет барьерными металлическими слоями 24a и 24b, пленка сплава Al-Cu, например, формируется в качестве металлической пленки, имеющей низкое сопротивление, а затем многослойная пленка, состоящая из титановой пленки, пленки нитрида титана и пленки сплава Al-Cu, подвергается формированию рисунка. Более того, поскольку примесная область 11a высокой концентрации n-типа и примесная область 13a высокой концентрации p-типа имеют значения 1×1019/см3 -1×1021/см3 и 1×1019/см3-1×1020/см3, соответственно, можно обеспечивать присоединение с низким сопротивлением первых рисунков 25aa-25ad схем к пленке 21 монокристаллического кремния. Более того, когда формируются первые контактные отверстия 44a, 44b, 44d и 44e, предпочтительно, чтобы поверхность пленки монокристаллического кремния была обнажена в условиях травления, когда коэффициент избирательности для оксидных пленок и кремниевой пленки высок, а затем пленка монокристаллического кремния дополнительно вытравливалась, принимая во внимание толщину кремниевой пленки у примесных областей высокой концентрации. Отметим, что, в настоящем варианте осуществления, для удаления водорода в пленке 21 монокристаллического кремния и для удаления тепловых доноров и дефектов решетки выполнялась термическая обработка, и, таким образом, даже когда металлический материал, такой как Al-Si, Al-Cu, Cu и т.д., используется в качестве рисунков схем, может быть уменьшена диффузия металлического материала.

Затем на всей полноте подложки, снабженной первыми рисунками 25aa-25ad схем и первым металлическим слоем 25b, пленка оксида кремния формируется посредством плазменного (PE)CVD или тому подобного с использованием газовой смеси из тетраэтоксисилана (TEOS) и кислорода. После этого пленка оксида кремния выравнивается посредством CMP или тому подобного, тем самым формируя первую пленку 26 выравнивания, как проиллюстрировано на фиг. 8C.

В заключение, описанные выше этапы формирования первой межслойной изолирующей пленки, второй межслойной изолирующей пленки, контактных отверстий, рисунков схем, металлического слоя и пленки выравнивания повторяются, чтобы последовательно формировать, как проиллюстрировано на фиг. 9, первую межслойную изолирующую пленку 27, вторую межслойную изолирующую пленку 28, вторые контактные отверстия 45a и 45b, второе окно 45c, барьерные металлические слои 29a и 29b, вторые рисунки 30aa и 30ab, второй металлический слой 30b, вторую пленку 31 выравнивания, первую межслойную изолирующую пленку 32, вторую межслойную изолирующую пленку 33, третьи контактные отверстия 46a и 46b, третье окно 46c, барьерные металлические слои 34a и 34b, третьи рисунки 35aa и 35ab схем, третий металлический слой 35b, третью пленку 36 выравнивания, первую межслойную изолирующую пленку 37, вторую межслойную изолирующую пленку 38, четвертые контактные отверстия 47a и 47b, четвертое окно 47c, барьерные металлические слои 39a и 39b, четвертые рисунки 40aa и 40ab схем, четвертый металлический слой 40b, четвертую пленку 41 выравнивания, первую межслойную изолирующую пленку 42 и вторую межслойную изолирующую пленку 43. Затем промежуточная подложка 60 отрезается до предопределенного размера.

Вышеописанным образом можно формировать полупроводниковый кристалл 70a, в котором основная часть 50 полупроводникового элемента, первый подстилающий слой 51, чей наружный край снабжен первым металлическим слоем 25b, второй подстилающий слой 52, чей наружный край снабжен вторым металлическим слоем 30b, третий подстилающий слой 53, чей наружный край снабжен третьим металлическим слоем 35b, четвертый подстилающий слой 54, чей наружный край снабжен четвертым металлическим слоем 40b, и пятый подстилающий слой 48 последовательно расположены стопкой на промежуточной подложке 60. Настоящий вариант осуществления проиллюстрировал полупроводниковый кристалл 70a, в котором барьерный металлический слой 24b, первый металлический слой 25b, барьерный металлический слой 29b, второй металлический слой 30b, барьерный металлический слой 34b, третий металлический слой 35b, барьерный металлический слой 39b и четвертый металлический слой 40b каждый сформирован одним фрагментом. В качестве альтернативы, в качестве полупроводникового кристалла 70c по фиг. 21 могут быть предусмотрены множество первых окон 44g, вторых окон 45d, третьих окон 46d и четвертых окон 47c, и барьерный металлический слой 24c и первый металлический слой 25c, барьерный металлический слой 29c и второй металлический слой 30c, барьерный металлический слой 34c и третий металлический слой 35bc и барьерный металлический слой 39c и четвертый металлический слой 40c могут быть сформированы в решетчатые формы.

<Этап формирования тонкопленочного элемента (смотрите фиг. 10 и т.д.)>

Прежде всего, пленка оксида кремния (имеющая толщину приблизительно 100 нм) и пленка нитрида кремния (имеющая толщину около 100 нм) последовательно формируются посредством PECVD или тому подобного на всей полноте стеклянной подложки 100. Затем многослойная пленка, состоящая из пленки оксида кремния и пленки нитрида кремния, подвергаются формированию рисунка посредством использования фотолитографии или тому подобного, тем самым формируя первую пленку 111 покрытия основания и вторую пленку 112 покрытия основания, соответственно.

Впоследствии на всей полноте подложки, снабженной первой пленкой 111 покрытия основания и второй пленкой 112 покрытия основания, пленка аморфного кремния (имеющая толщину приблизительно 50 нм) формируется посредством PECVD, или тому подобного, и пленка аморфного кремния преобразуется посредством тепловой обработки в пленку поликристаллического кремния. После этого пленка поликристалличесского кремния подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя полупроводниковый слой 113.

Затем на всей полноте подложки, снабженной полупроводниковым слоем 113, пленка оксида кремния (имеющая толщину около 100 нм) формируется посредством PECVD или тому подобного. После того пленка оксида кремния подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя затворную изолирующую пленку 114.

После этого на всей полноте подложки, снабженной затворным изолирующим слоем 114, пленка нитрида титана (имеющая толщину около 50 нм) и вольфрамовая пленка (имеющая толщину около 350 нм) последовательно формируются посредством напыления. После того многослойная пленка, состоящая из пленки нитрида титана и вольфрамовой пленки, подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя электрод 115 затвора.

Затем с использованием электрода 115 затвора в качестве маски, например, фосфор в качестве примесного элемента вводится в полупроводниковый слой 113 через затворную изолирующую пленку 114, тем самым формируя канальную область (не показана) в положении, которое перекрывает электрод 115 затвора, и область истока (не показана) и область стока (не показана) за пределами канальной области. После этого тепловая обработка выполняется для активации имплантированного фосфора, тем самым формируя n-канальный TFT. Отметим, что настоящий вариант осуществления проиллюстрировал способ имплантации фосфора для формирования n-канального TFT, но, например, бор может быть имплантирован для формирования p-канального TFT.

В заключение на всей полноте подложки, снабженной электродом 115 затвора, пленка оксида кремния (имеющая толщину около 50 нм) формируется посредством PECVD или тому подобного, и пленка оксида кремния подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя первую межслойную изолирующую пленку 116.

Таким образом, может быть сформирован тонкопленочный элемент 80.

<Этап крепления>

Прежде всего, поверхность прикрепления полупроводникового кристалла 70a, сформированного на этапе формирования полупроводникового кристалла 100, на которой тонкопленочный элемент 80 сформирован на этапе формирования тонкопленочного элемента, гидрофилизируются посредством очистки SC1. Затем, поверхность прикрепления полупроводникового кристалла 70a укладывается на поверхность прикрепления стеклянной подложки 100, чтобы крепить полупроводниковый кристалл 70a на стеклянной подложке 100, снабженной тонкопленочным элементом 80, как проиллюстрировано на фиг. 10. Здесь, что касается предпочтительного прикрепления, предпочтительно удовлетворять условию, что средняя шероховатость Ra поверхности у поверхности прикрепления равна или меньше, чем 0,2-0,3 нм. Отметим, что средняя шероховатость Ra поверхности может определяться посредством атомной силовой микроскопии (AFM). Более того, поверхность прикрепления полупроводникового кристалла 70a и поверхность прикрепления стеклянной подложки 100 крепятся друг к другу посредством ван-дер-ваальсовых сил и водородной связи, а затем термическая обработка выполняется приблизительно при 400-600°C, чтобы вызвать следующую реакцию для превращения описанного выше крепления в сильную связь между атомами:

-Si-OH (поверхность прикрепления стеклянной подложки 100)+ -Si-OH (поверхность прикрепления полупроводникового кристалла 70a (вторая межслойная изолирующая пленка 43))→ -Si-O-Si- +H2O.

Здесь, когда металлический материал, имеющий низкое сопротивление, такой как алюминий, вольфрам, молибден или тому подобный, используется в качестве рисунков схем, термическая обработка предпочтительно выполняется при более низких температурах. Отметим, что настоящий вариант осуществления описал стеклянную подложку в качестве подложки прикрепления, но металлическая подложка, например, которая выполнена из нержавеющей стали и чья поверхность покрыта материалом, имеющим изолирующие свойства (пленкой оксида кремния, пленкой нитрида кремния и т.д.), может использоваться вместо стеклянной подложки. Такая подложка имеет высокую устойчивость к удару и, например, пригодна для органических электролюминесцентных (EL) устройств отображения или тому подобного, так как такие устройства отображения не требуют прозрачности подложки. В качестве альтернативы, может использоваться пластмассовая подложка, чья поверхность покрыта пленкой оксида кремния. Такой вариант осуществления пригоден для облегченных устройств отображения. В этом случае промежуточная подложка и пластмассовая подложка могут быть приклеены друг к другу посредством клея или тому подобного.

Впоследствии скручивающее усилие, усилие бокового скольжения, усилие отслаивания или тому подобное прикладываются к промежуточной подложке 60 стеклянной подложки 100, прикрепленной к полупроводниковому кристаллу 70a, тем самым отделяя промежуточную подложку 60 на структуре 65 отделения, как проиллюстрировано на фиг. 11.

Затем, как проиллюстрировано на фиг. 12, части столбчатых областей кремниевой подложки 61b и слой 62 термического окисления, которые остаются на основной части 50 полупроводникового элемента, удаляются травлением, тем самым формируя полупроводниковый кристалл 70b.

Затем, как проиллюстрировано на фиг. 13, на всей полноте подложки, снабженной полупроводниковым кристаллом 70b, вторая межслойная изолирующая пленка 117 формируется, чтобы иметь толщину около 500 нм посредством CVD или тому подобного, с использованием TEOS и кислорода. После этого контактные отверстия формируются в многослойной пленке, состоящей из затворной изолирующей пленки 114, первой межслойной изолирующей пленки 116 и второй межслойной изолирующей пленки 117, и в многослойной пленке, состоящей из поляризационной пленки 18 и второй межслойной изолирующей пленки 117. Впоследствии формируется металлическая пленка, такая как алюминиевая пленка, а затем металлическая пленка подвергается формированию рисунка посредством литографии или тому подобного, тем самым формируя электрод 118a истока и электрод 118b стока.

<Этап травления>

Сначала, как проиллюстрировано на фиг. 14, резист 119 формируется на стеклянной подложке 100, снабженной электродом 118a истока и электродом 118b стока, сформированными на этапе крепления.

Затем изолирующие пленки, такие как вторая межслойная изолирующая пленка 117 и выравнивающая пленка 18, обнаженные от резиста 119, удаляются влажным травлением. Впоследствии металлические пленки, такие как металлические слои 25b, 30b, 35b, 40b, барьерные металлические слои 24b, 29b, 34b, 39b и тому подобное, удаляются влажным травлением с использованием травителя, отличного от используемого при влажном травлении изолирующей пленки, для обработки края полупроводникового кристалла 70b, обращенного к тонкопленочному элементу 80, в ступенчатую форму, как проиллюстрировано на фиг. 15, так что чем ближе подстилающие слои 51-54 находятся к стеклянной подложке 100, тем дальше выступают края подстилающих слоев 51-54, обращенные к тонкопленочному элементу 80.

<Этап соединения>

Прежде всего удаляется резист 119, использованный на этапе травления. Затем контактное отверстие 47d формируется в четвертом изолирующем слое 47, чтобы обнажить вытянутый участок E четвертого рисунка 40ab схемы, тем самым формируя полупроводниковый элемент 90a (смотрите фиг. 16).

Впоследствии фоточувствительный полимерный слой формируется, чтобы покрывать тонкопленочный элемент 80 и полупроводниковый элемент 90a. Затем фоточувствительная полимерная пленка подвергается экпонированию и проявляется, тем самым формируя полимерный слой 120, покрывающий тонкопленочный элемент 80 и край полупроводникового элемента 90a, обращенный к тонкопленочному элементу 80, как проиллюстрировано на фиг. 16.

Затем на всей полноте подложки, снабженной полимерным слоем 120, например, формируется прозрачная проводящая пленка, такая как пленка оксида индия и олова (ITO). Затем прозрачная изолирующая пленка подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя первую соединительную линию 121a и вторую соединительную линию 121b, как проиллюстрировано на фиг. 1, для присоединения тонкопленочного элемента к основной части 50 полупроводникового элемента.

Таким образом, изготавливается полупроводниковое устройство 130a.

Как описано выше, согласно полупроводниковому устройству 130a по настоящему варианту осуществления и способу для изготовления такового, даже когда есть большой перепад по высоте между тонкопленочным элементом 80, предусмотренным на стеклянной подложке 100, и полупроводниковым элементом 90a, имеющим структуру многослойного межсоединения, вытянутый участок E четвертого рисунка 40ab схемы 54 формируется, на этапе формирования полупроводникового кристалла, в четвертом подстилающем слое 54 из множества подстилающих слоев 51-54, включенных в полупроводниковый элемент 90a, где четвертый подстилающий слой 54 находится ближе всего к подложке крепления. Таким образом, на стеклянной подложке 100, к которой полупроводниковый кристалл 70b прикреплен на этапе крепления, можно уменьшать перепад по высоте между положением вытянутого участка E четвертого рисунка 40ab схемы, то есть положением соединения полупроводникового элемента 90a и положением соединения тонкопленочного элемента 80. Затем, на этапе крепления, полимерный слой 120 формируется между тонкопленочным элементом 80 стеклянной подложки 100 и полупроводниковым элементом 90a, а затем первая соединительная линия 121a формируется на полимерном слое 120. Таким образом, соединение между тонкопленочным элементом 80 и вытянутым участком E четвертого рисунка 40ab схемы, предусмотренного у полупроводникового элемента 90a, между которыми мал перепад по высоте, может обеспечиваться через первую соединительную линию 121a на полимерном слое 120. Таким образом, присоединение тонкопленочного элемента 80 к основной части 50 полупроводникового элемента может обеспечиваться через первую соединительную линию 121a на полимерном слое 120, вытянутый участок E и рисунки 40ab, 35ab, 30ab и 25ad схем. Поэтому можно обеспечивать присоединение тонкопленочного элемента 80, предусмотренного на стеклянной подложке 100 к полупроводниковому элементу 90b, имеющему структуру многослойного межсоединения.

<<Второй вариант осуществления изобретения>>

Фиг. 22-33 иллюстрируют второй вариант осуществления полупроводникового устройства и способа для изготовления такового согласно настоящему изобретению. Более точно, фиг. 22 - вид в разрезе, иллюстрирующий полупроводниковое устройство 130b по настоящему изобретению. В следующем варианте осуществления такие же номера ссылок, как показанные на фиг. 1-21, используются для представления эквивалентных элементов, а их пояснение будет опущено.

Первый вариант осуществления проиллюстрировал способ прикрепления полупроводникового кристалла к стеклянной подложке, затем травления полупроводникового кристалла, прикрепленного к стеклянной подложке, для обработки края полупроводникового кристалла в ступенчатую форму. В противоположность, настоящий вариант осуществления иллюстрирует способ, который заключается в том, что перед прикреплением множества полупроводниковых кристаллов к стеклянной подложке, кремниевая пластина используется для одновременного формирования полупроводниковых элементов, подвергается травлению, так что края полупроводниковых элементов обрабатываются в ступенчатую форму.

Как проиллюстрировано на фиг. 22, полупроводниковое устройство 130b включает в себя стеклянную подложку 100, предусмотренную в качестве подложки крепления, тонкопленочный элемент 80, сформированный на стеклянной подложке, полупроводниковый элемент 90b, прикрепленный к стеклянной подложке 100, полимерный слой 120, предусмотренный, чтобы покрывать тонкопленочный элемент 80 и край полупроводникового элемента 90b, обращенный к тонкопленочному элементу 80, первую соединительную линию 121a для присоединения электрода 118a истока тонкопленочного элемента 80 к вытянутому участку E четвертого рисунка 40ab схемы полупроводникового элемента 90b и вторую соединительную линию 121b для присоединения к электроду 118b стока тонкопленочного элемента 80, где первая соединительная линия 121a и вторая соединительная линия 121b предусмотрены на полимерном слое 120.

Как проиллюстрировано на фиг. 22, электрод 115 затвора тонкопленочного элемента 80 покрыт многослойной пленкой, состоящей из первой межслойной изолирующей пленки 116 и второй межслойной изолирующей пленки 117c.

Как проиллюстрировано на фиг. 22, полупроводниковый элемент 90b включает в себя основную часть 50 полупроводникового элемента и первый подстилающий слой 51, второй подстилающий слой 52, третий подстилающий слой 53, четвертый подстилающий слой 54 и пятый подстилающий слой 48, которые сформированы в этом порядке на поверхности основной части 50 полупроводникового элемента, обращенной к стеклянной подложке 100, и (вторую) межслойную изолирующую пленку 117c, предусмотренную, чтобы покрывать основную часть 50 полупроводникового элемента, при этом край полупроводникового элемента 90b, обращенный к тонкопленочному элементу 80, предусмотрен в ступенчатой форме, так что чем ближе к стеклянной подложке 100 находятся подстилающие слои 51, 52, 53 и 54, тем дальше выступают края подстилающих слоев 51, 52, 53 и 54, обращенные к тонкопленочному элементу 80.

Полупроводниковое устройство 130b, имеющее описанную выше конфигурацию, включено в жидкокристаллическое устройство отображения, при этом, например, тонкопленочный элемент 80, например, образует переключающий элемент пикселя, который является минимальным элементом изображения, затворный формирователь и т.д., и основная часть 50 полупроводникового элемента у полупроводникового элемента 90b, например, формирует ИС истокового формирователя, контроллера и т.д.

Затем способ для изготовления полупроводникового устройства 130b по настоящему варианту осуществления будет описан со ссылкой, например, на фиг. 23-33. Здесь, фиг. 23-33 - последовательность видов в разрезе, иллюстрирующих этапы изготовления полупроводникового устройства 130b. Отметим, что способ изготовления по настоящему варианту осуществления включает в себя этап формирования полупроводникового кристалла, включающий в себя этап травления, этап формирования тонкопленочного элемента, этап крепления и этап соединения. Этап формирования тонкопленочного элемента по настоящему варианту осуществления по существу является таким же, как по первому варианту осуществления, и, таким образом, его описание опущено.

<Этап формирования полупроводникового кристалла>

Сначала выполняется этап формирования слоя 19 разъединения этапа формирования полупроводникового кристалла по первому варианту осуществления, тем самым формируя полупроводниковую подложку 20. Затем верхняя часть примесной области 13a высокой концентрации p-типа, затворная оксидная пленка 8 и выравнивающая пленка 18 частично вытравливаются, тем самым формируя прорезь S, тянущуюся вдоль наружной периферии каждого участка формирования кристалла, как проиллюстрировано на фиг. 23A. Отметим, что на кремниевой подложке 1, используемое в настоящем варианте осуществления, множество участков формирования кристалла, на каждом из которых формируется полупроводниковый кристалл, определено в матричной форме, для того чтобы одновременно формировать множество полупроводниковых кристаллов.

Затем поверхность крепления полупроводниковой подложки 20a, снабженной прорезью S, и поверхность крепления промежуточной подложки 60 гидрофилизируются посредством очистки SC1. После того поверхность крепления полупроводниковой подложки 20a укладывается на поверхность крепления промежуточной подложки 60, и выполняется термическая обработка, например, при 200-300°C в течение приблизительно 2 часов, тем самым прикрепляя полупроводниковую подложку 20 к промежуточной подложке 60, как проиллюстрировано на фиг. 23B.

Впоследствии температура полупроводниковой подложки 20a и промежуточной подложки 60, прикрепленных друг к другу, поднимается до приблизительно 550-600°C для разделения кремниевой подложки 1 вдоль слоя 19 разъединения на кремниевые подложки 1a и 1b, как проиллюстрировано на фиг. 24A, так что n-МОП-транзистор Ta и p-МОП-транзистор Tb разом переносятся на промежуточную подложку 60.

Затем, как проиллюстрировано на фиг. 24B, слой 19 разъединения удаляется полировкой, травлением или тому подобным. После того кремниевая подложка 1b полируется или вытравливается до тех пор, пока не обнажится затворная оксидная пленка 8, тем самым формируя пленку 21 монокристаллического кремния и выполняя процесс изоляции устройства.

После этого, как проиллюстрировано на фиг. 24C, первая межслойная изолирующая пленка 22, такая как пленка оксида кремния, формируется, чтобы иметь толщину приблизительно 100 нм, для того чтобы защищать поверхность пленки 21 монокристаллического кремния. Затем термическая обработка выполняется приблизительно при 650-800°C в течение около от 30 минут до 2 часов для удаления водорода в пленке 21 монокристаллического кремния, полного удаления тепловых доноров и дефектов решетки, реактивирования примесей p-типа, улучшения воспроизводимости характеристик транзистора и стабилизации характеристик транзистора. Более того, для того чтобы сохранять достаточную емкость между межсоединениями без оказания влияния на характеристики транзистора, вторая межслойная изолирующая пленка 23, такая как пленка оксида кремния, формируется, чтобы иметь толщину около 700 нм. Отметим, что температура при термической обработке предпочтительно имеет значение 850°C или ниже, так что профили примесей транзисторов не ухудшаются.

Впоследствии, как показано на фиг. 25A, пленка 21 монокристаллического кремния, первая межслойная изолирующая пленка 22 и вторая межслойная изолирующая пленка 23 частично вытравливаются, тем самым формируя первые контактные отверстия 44a и 44b, которые достигают примесной области 11a высокой концентрации n-типа, формирующей истоковую область и стоковую область n-МОП-транзистора Ta, первые контактные отверстия 44d и 44e, которые достигают примесной области 13a высокой концентрации p-типа, формирующей истоковую область и стоковую область p-МОП-транзистора Tb, и первое окно 44f, в котором обнажена примесная область 13a высокой концентрации p-типа p-МОП-транзистора Tb. Затворная оксидная пленка 8, первая межслойная изолирующая пленка 22 и вторая межслойная изолирующая пленка 23 частично вытравливаются, тем самым образуя первое контактное отверстие 44c, которое достигает релейного электрода 9c.

Затем металлическая пленка, имеющая низкое сопротивление, формируется на всей полноте подложки, снабженной первыми контактными отверстиями 44a-44e и первым окном 44f. После того металлическая пленка подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя первые рисунки 25aa-25ad схем и первый металлический слой 25d, как проиллюстрировано на фиг. 25B. Здесь, первые рисунки 25aa-25ad схем и первый металлический слой 25d, например, формируются таким образом, что последовательно формируется пленка нитрида титана, например, которая будет барьерными металлическими слоями 24a и 24d, пленка сплава Al-Cu, например, формируется в качестве металлической пленки, имеющей низкое сопротивление, а затем многослойная пленка, состоящая из титановой пленки, пленки нитрида титана и пленки сплава Al-Cu, подвергается формированию рисунка. Более того, поскольку примесная область 11a высокой концентрации n-типа и примесная область 13a высокой концентрации p-типа имеют значения 1×1019/см3 -1×1021/см3 и 1×1019/см3 -1×1020/см3, соответственно, можно обеспечивать присоединение с низким сопротивлением первых рисунков 25aa-25ad схем к пленке 21 монокристаллического кремния. Более того, когда формируются первые контактные отверстия 44a, 44b, 44d и 44e, предпочтительно, чтобы поверхность пленки монокристаллического кремния была обнажена в условиях травления, когда коэффициент избирательности для оксидных пленок и кремниевой пленки высок, а затем пленка монокристаллического кремния дополнительно вытравливалась, принимая во внимание толщину кремниевой пленки у примесных областей высокой концентрации. Отметим, что в настоящем варианте осуществления, для удаления водорода в пленке 21 монокристаллического кремния и для удаления тепловых доноров и дефектов решетки, выполнялась термическая обработка, и, таким образом, даже когда металлический материал, такой как Al-Si, Al-Cu, Cu и т.д., используется в качестве рисунков схем, может быть уменьшена диффузия металлического материала.

Затем на всей полноте подложки, снабженной первыми рисунками 25aa-25ad схем и первым металлическим слоем 25d, пленка оксида кремния формируется посредством PECVD или тому подобного с использованием газовой смеси из TEOS и кислорода. После этого пленка оксида кремния выравнивается посредством CMP или тому подобного, тем самым формируя первую пленку 26 выравнивания, как проиллюстрировано на фиг. 25C.

Затем описанные выше этапы формирования первой межслойной изолирующей пленки, второй межслойной изолирующей пленки, контактных отверстий, рисунков схем, металлического слоя и пленки выравнивания повторяются, чтобы последовательно формировать, как проиллюстрировано на фиг. 26, первую межслойную изолирующую пленку 27, вторую межслойную изолирующую пленку 28, вторые контактные отверстия 45a и 45b, второе окно 45c, барьерные металлические слои 29a и 29d, вторые рисунки 30aa и 30ab, второй металлический слой 30d, вторую пленку 31 выравнивания, первую межслойную изолирующую пленку 32, вторую межслойную изолирующую пленку 33, третьи контактные отверстия 46a и 46b, третье окно 46c, барьерные металлические слои 34a и 34d, третьи рисунки 35aa и 35ab схем, третий металлический слой 35d, третью пленку 36 выравнивания, первую межслойную изолирующую пленку 37, вторую межслойную изолирующую пленку 38, четвертые контактные отверстия 47a и 47b, четвертое окно 47c, барьерные металлические слои 39a и 39d, четвертые рисунки 40aa и 40ab схем, четвертый металлический слой 40d, четвертую пленку 41 выравнивания, первую межслойную изолирующую пленку 42 и вторую межслойную изолирующую пленку 43. Затем на промежуточной подложке 60 основная часть 50 полупроводникового элемента, первый подстилающий слой 51, чей наружный край снабжен первым металлическим слоем 25d, второй подстилающий слой 52, чей наружный край снабжен вторым металлическим слоем 30d, третий подстилающий слой 53, чей наружный край снабжен третьим металлическим слоем 35d, четвертый подстилающий слой 54, чей наружный край снабжен четвертым металлическим слоем 40d, и пятый изолирующий слой 48 формируются в этом порядке, тем самым образуя сборку 70d полупроводникового кристалла.

Впоследствии резист R формируется на сборке 70d полупроводникового кристалла. Затем изолирующие пленки, такие как пятый изолирующий слой 48 и тому подобное, обнаженные из резиста R, удаляются влажным травлением. Затем металлические пленки, такие как металлические слои 25d, 30d, 35d и 40d, и барьерные металлические слои 24d, 29d, 34d и 39d и тому подобное, удаляются влажным травлением с использованием травителя, отличного от травителя, используемого при влажном травлении изолирующих пленок. Таким образом, как проиллюстрировано на фиг. 27, край участка формирования кристалла, который будет каждым из полупроводниковых кристаллов, обрабатывается в ступенчатую форму, так что чем ближе подстилающие слои 51-54 находятся к резисту R 51-54, тем дальше выступают края подстилающих слоев 51-54, обращенные к тонкопленочному элементу 80, тем самым формируя сборку 70e полупроводникового кристалла (кремниевую пластину) (этап травления).

Затем сборка 70e полупроводникового кристалла отрезается, как проиллюстрировано на фиг. 28, вдоль линии L разделения пластины на кристаллы на наружном периферийном участке каждого участка формирования кристалла на участки формирования кристалла. После этого резист R удаляется.

Полупроводниковый кристалл 70f, таким образом, может быть удален.

<Этап крепления>

Прежде всего, поверхность прикрепления полупроводникового кристалла 70f, сформированного на этапе формирования полупроводникового кристалла 100, на которой тонкопленочный элемент 80 сформирован на этапе формирования тонкопленочного элемента, гидрофилизируются посредством очистки SC1. Затем поверхность прикрепления полупроводникового кристалла 70f укладывается на поверхность прикрепления стеклянной подложки 100, чтобы крепить полупроводниковый кристалл 70f на стеклянной подложке 100, снабженной тонкопленочным элементом 80, как проиллюстрировано на фиг. 29. Затем термическая обработка выполняется приблизительно при 400-600°C для превращения крепления между поверхностью прикрепления полупроводникового кристалла 70f и поверхностью прикрепления стеклянной подложки 100 в сильную связь между атомами.

Впоследствии скручивающее усилие, усилие бокового скольжения, усилие отслаивания или тому подобное прикладываются к промежуточной подложке 60 стеклянной подложки 100, прикрепленной к полупроводниковому кристаллу 70f, тем самым отделяя промежуточную подложку 60 на структуре 65 отделения, как проиллюстрировано на фиг. 30.

Затем, как проиллюстрировано на фиг. 31, части столбчатых областей кремниевой подложки 61b и слой 62 термического окисления, которые остаются на основной части 50 полупроводникового элемента, удаляются травлением, тем самым формируя полупроводниковый кристалл 70g.

Затем, как проиллюстрировано на фиг. 32, на всей полноте подложки, снабженной полупроводниковым кристаллом 70g, вторая межслойная изолирующая пленка 117 формируется в имеющую толщину около 500 нм посредством CVD или тому подобного с использованием TEOS и кислорода. После этого контактные отверстия формируются в многослойной пленке, состоящей из затворной изолирующей пленки 114, первой межслойной изолирующей пленки 116 и второй межслойной изолирующей пленки 117. Впоследствии формируется металлическая пленка, такая как алюминиевая пленка, а затем металлическая пленка подвергается формированию рисунка посредством литографии или тому подобного, тем самым формируя электрод 118a истока и электрод 118b стока.

<Этап соединения>

Прежде всего контактное отверстие 47d формируется в четвертом изолирующем слое 47, чтобы обнажить вытянутый участок E четвертого рисунка 40ab схемы, тем самым формируя полупроводниковый элемент 90b (смотрите фиг. 33).

Впоследствии фоточувствительный полимерный слой формируется, чтобы покрывать тонкопленочный элемент 80 и полупроводниковый элемент 90b. Затем фоточувствительная полимерная пленка подвергается экпонированию и проявляется, тем самым формируя полимерный слой 120, покрывающий тонкопленочный элемент 80 и край полупроводникового элемента 90b, обращенный к тонкопленочному элементу 80, как проиллюстрировано на фиг. 33.

Затем на всей полноте подложки, снабженной полимерным слоем 120, например, формируется прозрачная проводящая пленка, такая как пленка ITO. Затем прозрачная изолирующая пленка подвергается формированию рисунка посредством фотолитографии или тому подобного, тем самым формируя первую соединительную линию 121a и вторую соединительную линию 121b, как проиллюстрировано на фиг. 22, для присоединения тонкопленочного элемента к основной части 50 полупроводникового элемента.

Таким образом, изготавливается полупроводниковое устройство 130b.

Как описано выше, согласно полупроводниковому устройству 130b и способу для изготовления такового по настоящему варианту осуществления, подобному первому варианту осуществления, четвертый рисунок 40ab схемы четвертого подстилающего слоя 54, который включен в полупроводниковый элемент 90b и находится ближе всего к стеклянной подложке 100, имеет вытянутый участок E, вытянутый по направлению к тонкопленочному элементу 80, и тонкопленочный элемент 80 присоединен к основной части 50 полупроводникового элемента через первую соединительную линию 121a, предусмотренную на полимерном слое 120, вытянутый участок E и рисунки 40ab, 35ab, 30ab и 25ad схем. Таким образом, можно обеспечивать соединение между тонкопленочным элементом 80, предусмотренным на стеклянной подложке 100, и полупроводниковым элементом 90b, имеющим структуру многослойного межсоединения.

Хотя каждый вариант осуществления проиллюстрировал край полупроводникового элемента, который предусмотрен в ступенчатой форме, настоящее изобретение применимо к полупроводниковым устройствам, в которых стенки полупроводниковых элементов перпендикулярны подложке крепления.

Хотя каждый вариант осуществления проиллюстрировал TFT в качестве тонкопленочного элемента 80, может использоваться тонкопленочный диод (TFD), или тому подобное.

ПРОМЫШЛЕННАЯ ПРИМЕНИМОСТЬ

Как описано выше, настоящее изобретение может обеспечивать присоединение тонкопленочного элемента к полупроводниковому элементу, имеющему структуру многослойного межсоединения. Таким образом, настоящее изобретение полезно для устройств отображения, таких как жидкокристаллические устройства отображения, органические электролюминесцентные (EL) устройства отображения или тому подобное.

ОПИСАНИЕ УСЛОВНЫХ ОБОЗНАЧЕНИЙ

E Вытянутый участок

25aa, 25ab, 25ac, 25ad Первый рисунок схемы

25b-25d Первый металлический слой

30aa, 30ab Второй рисунок схемы

30b-30d Второй металлический слой

35aa, 35ab Третий рисунок схемы

35b-35d Третий металлический слой

40aa, 40ab Четвертый рисунок схемы

40b-40d Четвертый металлический слой

44 Первый изолирующий слой

44a-44e Первое контактное отверстие

45 Второй изолирующий слой

45a, 45b Второе контактное отверстие

46 Третий изолирующий слой

46a, 46b Третье контактное отверстие

47 Четвертый изолирующий слой

47a, 47b Четвертое контактное отверстие

50 Основная часть полупроводникового элемента

51-54 Подстилающий слой

70a, 70b, 70c, 70f, 70g Полупроводниковый кристалл

80 Тонкопленочный элемент

90a, 90b Полупроводниковый элемент

100 Стеклянная подложка (Подложка крепления)

120 Полимерный слой

121a Первая соединительная линия

130a, 130b Полупроводниковое устройство.

1. Полупроводниковое устройство, содержащее:
подложку крепления;
тонкопленочный элемент, сформированный на подложке крепления; и
полупроводниковый элемент, прикрепленный к подложке крепления, причем полупроводниковый элемент включает в себя основную часть полупроводникового элемента и множество подстилающих слоев, расположенных стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, каждый из подстилающих слоев включает в себя изолирующий слой и рисунки схем на изолирующем слое, и рисунки схем присоединены друг к другу через контактные отверстия, сформированные в изолирующих слоях, при этом
рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, имеет вытянутый участок, продолжающийся по направлению к тонкопленочному элементу,
полимерный слой предусмотрен между тонкопленочным элементом и полупроводниковым элементом, и
тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем.

2. Полупроводниковое устройство по п.1, в котором
край полупроводникового элемента, обращенный к тонкопленочном элементу, предусмотрен в ступенчатой форме, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

3. Полупроводниковое устройство по п.1 или 2, в котором подложка крепления является стеклянной подложкой.

4. Полупроводниковое устройство по п.3, в котором
тонкопленочный элемент является тонкопленочным транзистором, и
основная часть полупроводникового элемента является МОП-транзистором.

5. Способ для изготовления полупроводникового устройства, причем способ содержит:
этап формирования полупроводникового кристалла, на котором формируют основную часть полупроводникового элемента, а затем при формировании множества подстилающих слоев формируют вытянутый участок в подстилающем слое, сформированном в заключение, для формирования полупроводникового кристалла, где каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, рисунки схемы присоединены друг к другу через контактные отверстия, сформированные в изолирующих слоях, и вытянутый участок формируют продолжением наружу рисунка схемы в подстилающем слое, сформированном в заключение,
этап формирования тонкопленочного элемента, на котором формируют тонкопленочный элемент на подложке крепления;
этап крепления, на котором прикрепляют полупроводниковый кристалл к подложке крепления, снабженной тонкопленочным элементом, с основной частью полупроводникового элемента, обращенной вверх; и
этап соединения, на котором экспонируют вытянутый участок прикрепленного полупроводникового кристалла для формирования полупроводникового элемента, формируют полимерный слой между полупроводниковым элементом и тонкопленочным элементом, а затем формируют соединительную линию на полимерном слое для присоединения тонкопленочного элемента к основной части полупроводникового элемента через соединительную линию, вытянутый участок и рисунки схемы.

6. Способ по п.5, в котором
этап формирования полупроводникового кристалла включает в себя этапы, на которых
формируют металлические слои, чтобы имели предопределенный размер, при формировании множества подстилающих слоев, где каждый из металлических слоев формируют на наружном краю подстилающих слоев и в том же самом слое, что и рисунок схемы в подстилающем слое, и выполняют из такого же материала, что и рисунок схемы, и
вытравливают металлические слои на наружных краях подстилающих слоев полупроводникового кристалла для обработки края полупроводникового кристалла, обращенного к тонкопленочному элементу, в ступенчатую форму, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

7. Способ по п.6, в котором этап травления выполняют после этапа крепления.

8. Способ по п.6, в котором этап травления выполняют до этапа крепления.



 

Похожие патенты:

Изобретение относится к области сборки сверхвысокочастотной аппаратуры с размещением электронных компонентов и связей между ними в трехмерном пространстве. Технический результат изобретения - обеспечение высокой плотности компоновки электронных компонентов с тепловыми характеристиками, исключающими появление «горячих точек», и высоких показателей надежности.

Изобретение относится к области производства электронной аппаратуры с расположением компонентов и связей между ними в трехмерном пространстве. Технический результат изобретения заключается в увеличении плотности компоновки электронной аппаратуры и улучшении показателей надежности компоновки.

Изобретение относится к области сборки микроэлектронной аппаратуры с расположением электронных компонентов и содержащих их микроплат в трехмерном пространстве. .

Изобретение относится к области конструирования электронных устройств с применением трехмерной технологии и с использованием бескорпусных электронных компонентов.

Изобретение относится к области технологии изготовления электронной аппаратуры с применением бескорпусных электронных компонентов при расположении их и связей между ними в трехмерном пространстве.

Изобретение относится к электронной технике и может быть использовано при изготовлении многокристальных модулей. .
Изобретение относится к микроэлектронике и может быть использовано при изготовлении трехмерного гибридного интегрального модуля, содержащего гибкую плату со смонтированными на ней кристаллами бескорпусных ИС.

Изобретение относится к области конструирования радиоэлектронной аппаратуры (РЭА), в частности к способам создания объемных мини-модулей для РЭА. .

Изобретение относится к электронной технике и может быть использовано при изготовлении многокристальных модулей. .

Изобретение относится к области технологии изготовления трехмерных полимерных электронных модулей с применением многовыводных электронных компонентов. .
Наверх