Устройство конвейерного аналого-цифрового преобразования



Устройство конвейерного аналого-цифрового преобразования
Устройство конвейерного аналого-цифрового преобразования

 

H03M1/38 - Кодирование, декодирование или преобразование кода вообще (с использованием гидравлических или пневматических средств F15C 4/00; оптические аналого-цифровые преобразователи G02F 7/00; кодирование, декодирование или преобразование кода, специально предназначенное для особых случаев применения, см. в соответствующих подклассах, например G01D,G01R,G06F,G06T, G09G,G10L,G11B,G11C;H04B, H04L,H04M, H04N; шифрование или дешифрование для тайнописи или других целей, связанных с секретной перепиской, G09C)

Владельцы патента RU 2569809:

Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации (RU)

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для высокоточного преобразования быстроизменяющихся электрических сигналов в цифровой код. Техническим результатом является повышение точности аналого-цифрового преобразования, связанного с нелинейностью и импульсными помехами цифроаналогового преобразователя при определении остаточного напряжения на каждом этапе преобразования. Устройство содержит блоки выборки/хранения, блок управления, линейки компараторов, формирователь опорных напряжений, разностные усилители, аналоговые мультиплексоры, формирователь выходного двоичного кода. 2 ил.

 

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для высокоточного преобразования быстроизменяющихся электрических сигналов в цифровой код.

Известен параллельный аналого-цифровой преобразователь динамического типа [Патент 2389133 РФ, H03M 1/12 С1. - №2008150663/09 от 23.12.2008 г.; опубл. 10.05.2010 г.], принцип работы которого основан на одновременном сравнении напряжения входного аналогового сигнала с N опорными уровнями, формируемыми динамическим квантованием. Количество компараторов, составляющих параллельный аналого-цифровой преобразователь динамического типа, равно разрядности выходного двоичного кода, а напряжение опорного уровня для каждого компаратора создается привязанным к нему цифроаналоговым преобразователем. Аналого-цифровой преобразователь с такой архитектурой использует одноразрядные каскады, а следовательно, требует значительных энергетических затрат и занимает большую площадь, так как требуется компенсировать погрешности множества каскадов. Архитектура с многоразрядными каскадами позволяет уменьшить влияние последующих каскадов на линейность преобразования и соотношение сигнал/шум.

Известно устройство конвейерного аналого-цифрового преобразования [Применение высокоскоростных систем/Под редакцией Уолта Кестера. - Москва: Техносфера, 2009. - 368 с. ISBN978-5-94836-199-4], взятое за прототип, содержащее по меньшей мере три блока выборки/хранения далее по тексту БВХ, где первый вход первого БВХ является входом устройства, блок управления, по меньшей мере три линейки компараторов с (N+2) входами и N выходами каждая, где N - количество компараторов в одной линейке, формирователь опорных напряжений, имеющий N выходов, соединенных со всеми линейками компараторов соответственно, по меньшей мере два цифроаналоговых преобразователя и два разностных усилителя, а также формирователь выходного двоичного кода, имеющего (s·N+1) входов и n выходов, являющихся выходом устройства, где s - количество линеек компараторов; n - разрядность выходного двоичного кода, причем выход блока управления соединен со вторым входом всех БВХ и первым входом формирователя выходного двоичного кода, первый вход первой линейки компараторов соединен с выходом первого БВХ, а первый вход второй и последующей линейки компараторов соединен с выходом БВХ текущего этапа преобразования, выход разностного усилителя текущего этапа преобразования соединен с первым входом БВХ последующего этапа преобразования, N выходов каждой линейки компараторов соединены с N входами цифроаналогового преобразователя текущего этапа преобразования, а также с N входами формирователя выходного двоичного кода, выход каждого цифроаналогового преобразователя соединен со вторым входом разностного усилителя текущего этапа преобразования, первый вход которого соединен с выходом БВХ текущего этапа преобразования.

Недостаток данного устройства, принятого за прототип, заключается в возможности пропуска кодов и, следовательно, уменьшении точности аналого-цифрового преобразования, обусловленного наличием нелинейности и импульсных помех цифроаналогового преобразователя.

Предлагаемое устройство направлено на достижение технического результата, заключающегося в исключении пропуска кодов и, соответственно, повышении точности аналого-цифрового преобразования, связанного с нелинейностью и импульсными помехами цифроаналогового преобразователя при определении остаточного напряжения на каждом этапе преобразования.

Указанный технический результат достигается тем, что в устройстве конвейерного аналого-цифрового преобразования, содержащем по меньшей мере три БВХ, где первый вход первого БВХ является входом устройства, блок управления, по меньшей мере три линейки компараторов с (N+2) входами и N выходами каждая, формирователь опорных напряжений, имеющий N выходов, соединенных со всеми линейками компараторов соответственно, по меньшей мере два разностных усилителя, первый вход которых соединен с БВХ текущего этапа преобразования, а также формирователь выходного двоичного кода, имеющий (s·N+1) входов и n выходов, являющихся выходом устройства, причем выход блока управления соединен со вторым входом всех БВХ и первым входом формирователя выходного двоичного кода, первый вход первой линейки компараторов соединен с выходом первого БВХ, а первый вход второй и последующей линейки компараторов соединен с выходом БВХ текущего этапа преобразования, выход разностного усилителя текущего этапа преобразования соединен с первым входом БВХ последующего этапа преобразования, N выходов каждой линейки компараторов соединены с соответствующими входами формирователя выходного двоичного кода, согласно изобретению введены аналоговые мультиплексоры по числу разностных усилителей, имеющие (2·N) входов и один выход каждый, причем N входов каждого аналогового мультиплексора соединены с N выходами формирователя опорных напряжений, а оставшиеся N входов у каждого аналогового мультиплексора соединены с N выходами линейки компараторов текущего этапа преобразования, выход каждого аналогового мультиплексора соединен со вторым входом разностного усилителя текущего этапа преобразования.

В процессе работы устройства аналоговые мультиплексоры будут коммутировать опорное напряжение, значение которого определяется "единичным" кодом на выходе линейки компараторов текущего этапа преобразования, на второй вход разностного усилителя.

На фиг. 1 показана структурная схема устройства конвейерного аналого-цифрового преобразования.

Устройство состоит из блоков выборки/хранения (БВХ) 1, 7 и 11, блока управления 2, формирователя опорных напряжений 3, линеек компараторов 4, 8 и 12, аналоговых мультиплексоров 5 и 9, разностных усилителей 6 и 10 и формирователя выходного двоичного кода 13.

Принцип работы устройства конвейерного аналого-цифрового преобразования основан на поэтапном сравнении входного аналогового сигнала с N опорными уровнями квантования, и объединении результатов сравнения в выходной двоичный код. При этом на первом этапе преобразования в БВХ-1 сохраняется значение входного аналогового сигнала, а на втором и последующем этапе преобразования в БВХ 7 и 11 сохраняется значение усиленного в N раз остаточного напряжения с выхода разностных усилителей 6 и 10 соответственно. Сохраненные значения выборок аналогового сигнала БВХ 1 и 7 подаются на первый вход линеек компараторов 4 и 8 соответственно, а также на первый вход разностных усилителей 6 и 10, соответственно. Сохраненное значение выборки аналогового сигнала БВХ 11 подается только на линейку компараторов 12 оконечного этапа преобразования. На остальные входы (0-1…0-N) линеек компараторов 4, 8 и 12 подаются значения уровней квантования (Uon,1, …, Uon,N) с формирователя опорных напряжений 3 соответственно. Линейки компараторов 4, 8 и 12 осуществляют сравнение сохраненных значений БВХ 1, 7 и 11 соответственно, с формируемыми уровнями квантования (Uon,1, …, Uon,N) формирователем опорных напряжений. По результатам сравнения на выходе линеек компараторов 4 и 8 формируется N-разрядный "единичный" код, который используется как для формирования выходного n-разрядного двоичного кода в 13, так и в качестве адреса определяемого значения, коммутируемого аналоговыми мультиплексорами 5 и 9 соответственно, опорных напряжений Uon,x и Uon,y, где x=1 … N, y=1 … N, на второй вход разностных усилителей 6 и 10 соответственно. На выходе линейки компараторов 12 формируется N-разрядный "единичный" код, который используется только для формирования выходного n-разрядного двоичного кода в 13. На выходе разностного усилителя 6 формируется усиленное в N раз остаточное напряжение U1, пропорциональное разности сохраненного БВХ 1 значения входного аналогового сигнала Uвх и коммутируемого аналоговым мультиплексором 5 опорного напряжения Uon,x, а на выходе разностного усилителя 10 формируется усиленное в N раз остаточное напряжение Uk, пропорциональное разности остаточного напряжения сохраненного БВХ 7 Ul и коммутируемого аналоговым мультиплексором 9 опорного напряжения Uon,y. Количество компараторов в одной линейке равно количеству формируемых опорных напряжений N.

Разрядность выходного двоичного кода Uвых определяется по формуле

n=(k+1)·log2N,

где k - количество этапов преобразования, на которых осуществлялось формирование усиленного остаточного напряжения.

БВХ 1, 7 и 11 осуществляют выборку аналогового сигнала в момент динамики тактирующего импульса, поступающего с блока управления 2.

На фиг. 2 показаны временные диаграммы работы устройства конвейерного аналого-цифрового преобразования, где A1, A2, … - выборка, хранение и преобразование отсчетов входного аналогового сигнала на входе устройства; B1, B2, … - выборка, хранение и преобразование отсчетов аналогового сигнала, формируемого разностным усилителем 6; C1, C2, … - выборка, хранение и преобразование отсчетов аналогового сигнала, формируемого разностным усилителем 10.

В момент времени t1 БВХ-1 сохраняет значение отсчета входного аналогового сигнала A1, которое поступает на первый вход линейки компараторов 4, на выходе которой формируется N-разрядный "единичный" код X(XN-1 … X1X0), поступающий в формирователь выходного двоичного кода 13, где он преобразуется в двоичный, а также на адресный вход аналогового мультиплексора 5, определяя тем самым значение опорного напряжения Uon,x, которое коммутируется на второй вход разностного усилителя 6. На выходе разностного усилителя 6 формируется усиленное в N раз остаточное напряжение, определяемое как разность сохраненного в момент времени t1 значения входного аналогового сигнала и коммутированного аналоговым мультиплексором 5 опорного напряжения Uon,x.

В момент времени t2 БВХ-1 сохраняет последующее значение входного аналогового сигнала A2, а БВХ-7 сохраняет значение усиленного остаточного напряжения с предыдущего этапа преобразования B1, которое далее поступает на первый вход линейки компараторов 8, на выходе которой формируется N-разрядный "единичный" код Y(YN-1 … Y1Y0), поступающий в формирователь выходного двоичного кода 13, где он преобразуется в двоичный, а также на адресный вход аналогового мультиплексора 9, определяя тем самым значение опорного напряжения Uon,y. Данное напряжение коммутируется на второй вход разностного усилителя 10, где формируется усиленное в N раз остаточное напряжение, определяемое как разность сохраненного в момент времени t2 блоком БВХ-7 значения усиленного остаточного напряжения с предыдущего этапа преобразования и коммутированного аналоговым мультиплексором 9 опорного напряжения Uon,y.

В момент времени t3 БВХ-1 сохраняет последующее значение входного аналогового сигнала A3, БВХ-7 сохраняет значение усиленного остаточного напряжения с предыдущего этапа преобразования B2, а БВХ-11 сохраняет значение усиленного остаточного напряжения с предыдущего этапа преобразования C1. Данное напряжение поступает на первый вход линейки компараторов 12 оконечного этапа, на выходе которой формируется N-разрядный "единичный" код Z(ZN-1 … Z1Z0), поступающий в формирователь выходного двоичного кода 13, где он преобразуется в двоичный, и объединяется с преобразованными в двоичный код X(XN-1 … X1X0) и Y(YN-1 … Y1Y0) в выходной n-разрядный двоичный код.

Известно [Цифровые устройства и микропроцессоры/Д.А. Безуглов, И.В. Калиенко. - Изд. 2-е - Ростов н/Д: Феникс, 2008. - 468 с.: ил.], что цифроаналоговые преобразователи характеризуются нелинейностью, т.е. разностью реального напряжения, соответствующего входному значению двоичного кода, и напряжения которое должно соответствовать коду в идеальном случае, а также импульсными помехами, т.е. крутыми всплесками или провалами в выходном напряжении, возникающие во время смены значений входного кода. Например, при переходе значения кода 011…1111 к значению 100…0000, ключ самого старшего разряда цифроаналогового преобразователя с суммированием весовых токов откроется позже, чем закроются ключи младших разрядов, то на выходе цифроаналогового преобразователя некоторое время будет существовать сигнал, соответствующий коду 000…0000. Одновременно с усилением полезного сигнала в разностном усилителе будет усиливаться и шум, вносимый цифроаналоговым преобразователем. Использование аналоговых мультиплексоров позволяет исключить эти импульсные помехи и нелинейность, так как опорное напряжение, определяемое "единичным" N-разрядным кодом на выходе линейки компараторов, будет прямо проходить на второй вход разностного усилителя. При переходе значения кода от 011…1111 к значению 100…0000 откроется только один ключ, соответствующий номеру опорного напряжения 100…0000. Аналоговый мультиплексор представляет собой набор аналоговых ключей с повышенным быстродействием (порядка 1 нс), количество которых равно количеству уровней квантования N, и дешифратор, декодирующий адрес, который включает только адресованный ключ, блокируя остальные. В качестве аналоговых ключей могут быть использованы МДП - транзисторы, имеющие малое сопротивление в проводящем состоянии, крайне высокое сопротивление в состоянии отсечки (до сотен ГОм), малые токи утечки и малую емкость.

Применение предложенного устройства конвейерного аналого-цифрового преобразования позволяет исключить пропуски кодов, обусловленные наличием нелинейности и импульсными помехами цифроаналогового преобразователя, и, следовательно, увеличить точность аналого-цифрового преобразования.

Устройство конвейерного аналого-цифрового преобразования, содержащее по меньшей мере три блока выборки/хранения (БВХ), где первый вход первого БВХ является входом устройства, блок управления, по меньшей мере три линейки компараторов с (N+2) входами и N выходами каждая, где N - количество компараторов в одной линейке, формирователь опорных напряжений, имеющий N выходов, соединенных со всеми линейками компараторов соответственно, по меньшей мере два разностных усилителя, первый вход которых соединен с выходом БВХ текущего этапа преобразования, а также формирователь выходного двоичного кода, имеющий (s·N+1) входов, где s - количество линеек компараторов и n выходов, где n - разрядность выходного двоичного кода, являющиеся выходом устройства, причем выход блока управления соединен со вторым входом всех БВХ и первым входом формирователя выходного двоичного кода, первый вход первой линейки компараторов соединен с выходом первого БВХ, а первый вход второй и последующей линейки компараторов соединен с выходом БВХ текущего этапа преобразования, выход разностного усилителя текущего этапа преобразования соединен с первым входом БВХ последующего этапа преобразования, N выходов каждой линейки компараторов соединены с соответствующими входами формирователя выходного двоичного кода, отличающееся тем, что оно снабжено аналоговыми мультиплексорами по числу разностных усилителей, имеющими (2·N) входов и один выход каждый, причем N входов каждого аналогового мультиплексора соединены с N выходами формирователя опорных напряжений, а оставшиеся N входов у каждого аналогового мультиплексора соединены с N выходами линейки компараторов текущего этапа преобразования, выход каждого аналогового мультиплексора соединен со вторым входом разностного усилителя текущего этапа преобразования.



 

Похожие патенты:

Группа изобретений относится к электронике и может быть использована в интегральных схемах (ИС) цифро-аналоговых преобразователей (ЦАП). Техническим результатом является улучшение интегральной нелинейности и дифференциальной нелинейности ИС ЦАП посредством использования автоматической калибровки.

Группа изобретений относится к области аналого-цифрового преобразования и может быть использована в системах управления и контроля. Техническим результатом является обеспечение динамически изменяемого разрешения преобразования.

Изобретение относится к средствам проектирования объектов самонаведения, стабилизированных вращением с многими неизвестными. Технический результат заключается в моделировании в реальном времени как цифровых, так и аналоговых форм квадратурных опорных сигналов.

Изобретение относится к измерительной технике. Технический результат - уменьшение относительной погрешности аналого-цифрового преобразования с двухтактным интегрированием.

Изобретение относится к измерительной технике и может быть использовано для различных измерений. Достигаемый технический результат - осуществление контроля работоспособного состояния дифференциально-трансформаторного преобразователя (ДТП) и стабильности его метрологических характеристик.

Изобретение относится к области регулирования уровня громкости. Технический результат - обеспечение повышения быстродействия и точности преобразования.

Изобретение относится к обработке внутри вычислительной среды, в частности к преобразованию данных из одного формата в другой формат. Технический результат заключается в упрощении компилируемого кода и улучшении производительности, в частности производительности операций память-память.

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, а именно к кодовым шкалам преобразователей угла поворота вала в код.

Изобретение относится к прямому цифровому приемнику. Техническим результатом является упрощение схемы прямого цифрового приемника.

Изобретение относится к средствам канального кодирования на основе комплексного преобразования с частотным кодированием с расширенной полосой. Технический результат заключается в улучшении качества многоканального звука.

Изобретение относится к области вычислительной техники и может использоваться в системах управления технологическими процессами. Техническим результатом является повышение динамической точности интегрирующего аналого-цифрового преобразования. Способ интегрирующего аналого-цифрового преобразования осуществляется на заранее заданном интервале дискретизации с последующим делением этого интервала в целое n-число раз и формированием на каждом из полученных интервалов времени ведущей пилообразной развертывающей функции и ведомой развертывающей функции, получаемой за счет периодического интегрирования суммы и разности входного и опорного сигналов, с последующей фиксацией моментов времени равенства уровней ведущей и ведомой развертывающих функций путем изменения знака импульса и получения широтно-импульсного сигнала с последующим преобразованием в цифровой код на заранее заданном интервале дискретизации суммы длительностей интервалов времени, соответствующих интервалам времени интегрирования суммы и разности входного и опорного напряжений. При этом преобразование в «цифру» на заданном интервале дискретизации производится по последнему из n-го числа импульсов с широтно-импульсной модуляцией. 5 ил.

Изобретение относится к аналого-цифровому преобразованию и может быть использовано при построении аналого-цифровых преобразователей для высокоточных исследований быстропротекающих процессов. Техническим результатом является повышение точности и сокращение времени аналого-цифрового преобразования. Способ основан на поэтапном аналого-цифровом преобразовании входного сигнала, при котором на первом этапе сохраняется значение входного аналогового сигнала, и осуществляется его аналого-цифровое преобразование, а во втором и последующих этапах аналого-цифрового преобразования преобразуется усиленная ошибка квантования предыдущего этапа аналого-цифрового преобразования, и объединении результатов преобразований со всех этапов в выходной двоичный код, ошибку квантования текущего этапа аналого-цифрового преобразования формируют как разность сохраненного значения входного аналогового сигнала и значения уровня квантования соответствующего текущему этапу аналого-цифрового преобразования. 3 ил.

Изобретение относится к области радиотехники и может использоваться в быстродействующих цифроаналоговых преобразователях (ЦАП), в том числе системах передачи информации. Технический результат заключается в повышении быстродействия и уменьшении искажения спектра выходного сигнала ЦАП. Устройство содержит первый (1) и второй (2) выходные полевые транзисторы, стоки которых соединены с соответствующими противофазными первым (3) и вторым (4) токовыми выходами устройства, истоки объединены и соединены с источником коммутируемого разрядного тока (5), первый (6) коммутирующий полевой транзистор, затвор которого связан с первым (7) логическим входом устройства, исток подключен к шине источника питания (8), а сток соединен с затвором первого (1) выходного полевого транзистора и истоком второго (9) коммутирующего полевого транзистора, причем затвор второго (9) коммутирующего полевого транзистора связан со вторым (10) противофазным логическим входом устройства, третий (11) коммутирующий полевой транзистор, затвор которого связан со вторым (10) противофазным логическим входом устройства, исток подключен к шине источника питания (8), а сток соединен с затвором второго (2) выходного полевого транзистора и истоком четвертого (12) коммутирующего полевого транзистора, причем затвор четвертого (12) коммутирующего полевого транзистора связан с первым (7) логическим входом устройства. Стоки второго (9) и четвертого (12) коммутирующих транзисторов связаны с объединенными истоками первого (1) и второго (2) выходных транзисторов. 4 ил.

Изобретение относится к измерительной технике и автоматике и может использоваться в датчиках неэлектрических величин, в информационно-измерительных устройствах при контроле и управлении технологическими процессами в диапазоне частот. Достигаемый технический результат - повышение точности и быстродействия. Функциональный преобразователь синусоидальных сигналов частота-код содержит электронно-управляемый фазовращатель, компаратор фаз, ключ, одновибратор, функциональный генератор развертки, преобразователь напряжение - код и микроконтроллер. 1 ил.

Изобретение относится к измерительной технике. Технический результат заключается в повышении точности и стабильности ЦПУ. Устройство содержит образцовый цифровой преобразователь угла (ЦПУ) 1, управляемый электропривод (УЭП) 2, контролируемый ЦПУ 3, схему И-НЕ 4, первый триггер (T1) 5, первый ключ (Кл1) 6, первую схему совпадения (CC1) 7, первую схему И (И1) 8, второй ключ (Кл2) 9, первую схему задержки (СЗ1) 10, первый сумматор (Σ1) 11, вторую схему совпадения (СС2) 12, первый и второй формирователи импульса (F1) 13 и (F2) 14, схему ИЛИ 15, третий ключ (Кл3) 16, регистратор 17, постоянное запоминающее устройство (ПЗУ) 18, второй сумматор (Σ2) 19, вторую схему задержки (СЗ2) 20, регистрирующее устройство 21, устройство задания требуемого кода (УЗТК) 22, третий формирователь импульса (F3) 23, счетчик (Сч) 24, управляющее логическое устройство (УЛУ) 25, второй триггер (Т2) 26, переключатель 27. УЛУ, в свою очередь, содержит инвертор (Инв) 28, вторую схему И (И2) 29, третий триггер (T3) 30, четвертый ключ 31, пятый ключ 32, первый источник питания (ИП1) 33, второй источник питания (ИП2) 34, кнопку «СТАРТ» 35, тумблер 36. 2 н.п. ф-лы, 2 ил.

Изобретение относится к области обработки изображений. Технический результат - обеспечение уменьшения смещения, включенного в цифровой сигнал, которое возникает вследствие разности между временем, когда потенциал опорного сигнала начинает изменяться во времени, и временем, когда счетчик начинает подсчет синхросигнала. Способ для возбуждения устройства фиксации изображений, которое содержит: пиксель для вывода пиксельного сигнала и средство аналого-цифрового преобразования для преобразования аналогового сигнала в цифровой сигнал; причем средство аналого-цифрового преобразования содержит: средство сравнения для вывода сигнала (СМР) результата сравнения, получаемого посредством сравнения аналогового сигнала с опорным сигналом, потенциал которого изменяется с течением времени, и средство подсчета для подсчета синхросигнала; причем способ содержит: формирование первого цифрового сигнала (DN1); формирование второго цифрового сигнала (DN2); формирование третьего цифрового сигнала; корректировку третьего цифрового сигнала на основе первого цифрового сигнала (DN1) и второго цифрового сигнала (DN2). 6 н. и 16 з.п. ф-лы, 16 ил.

Изобретение относится к средствам автоматики и вычислительной техники, например, в системе контроля объектов. Технический результат заключается в повышении надежности преобразователя за счет одностороннего расположения элементов приемного и излучающего каналов относительно мультиплексирующего элемента. Волоконно-оптический цифроаналоговый преобразователь содержит источник опорного напряжения 1, излучатель 2, передающий световод 3, оптический демультиплексор 4, первую группу световодов 5, группу фокусирующих граданов 6, оптические аттенюаторы на основе щелевых диафрагм 7-10, призму Порро 11, группу шторок 12, группу коллимирующих граданов 13, вторую группу световодов 14, оптический мультиплексор 15, приемный световод 16, фотоприемник 17, фотоусилитель 18, аналого-цифровой преобразователь 19. 4 ил.

Способ многоабонентной радиочастотной идентификации относится к области радиотехники и может быть использован при организации идентификации одновременно нескольких объектов. Новым в способе многоабонентной радиочастотной идентификации является включение в состав транспондеров, устанавливаемых на объектах идентификации, управляемых фазовращателей. Антенной устройства считывания трансформированные по частоте и модулированные по амплитуде высокочастотные колебания вторично принимают и смешивают с исходными высокочастотными колебаниями, в результате чего на выходе смесителя получают одновременно несколько сигналов от транспондеров, при этом выделяют эти комбинационные низкочастотные составляющие разности исходных и трансформированных по частоте высокочастотных колебаний. Выделенные в каждом канале устройства считывания низкие частоты равны частотам сдвига, вносимым каждым из транспондеров, находящимся в зоне действия системы радиочастотной идентификации. Каждый из этих низкочастотных сигналов демодулируют и получают одновременно на выходе амплитудных детекторов несколько уникальных кодовых последовательностей, осуществляя тем самым идентификацию нескольких объектов одновременно.

Изобретение относится к области измерительной и вычислительной техники и может быть использовано для преобразования аналоговых электрических сигналов в цифровой код. Техническим результатом является повышение точности преобразования. Устройство содержит блок слежения-хранения, генераторы, управляемые напряжением, аналого-цифровые преобразователи, спецпроцессоры быстрого преобразования Фурье, блоки максимальной амплитуды, блоки вычитания. 7 ил.
Наверх