Способ изготовления полупроводникового прибора

Использование: для изготовления полупроводниковых структур с низкой плотностью дефектов и устойчивых к тиристорному эффекту. Сущность изобретения заключается в том, что способ изготовления полупроводникового прибора включает процессы легирования и отжига, в кремниевой пластине области кармана р-типа проводимости формируют имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1 * 1013 см-2, а области кармана n-типа проводимости - имплантацией трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3*1013 см-2, с последующей термической обработкой полупроводниковых структур при температуре 900°С в течение двух часов в кислороде. Технический результат - обеспечение возможности снижения плотности дефектов и подавления тиристорного эффекта, обеспечение технологичности; улучшение параметров, повышение надежности и увеличение процента выхода годных приборов. 1 табл.

 

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур с низкой плотностью дефектов и устойчивых к тиристорному эффекту.

Известен способ [Патент США 5110756, МКИ H01L 21/76] изготовления прибора путем снижения плотности дефектов, возникающих при ионной имплантации, и локальном окислении нанесением на Si-подложку слоев SiO2-Si3N4, с последующим проведением имплантации ионов As через окна в Si3N4 и двухступенчатым отжигом. В таких приборах образуются паразитные структуры, ухудшающие параметры приборов.

Известен способ [Патент США 5068695, МКИ H01L 29/161] изготовления прибора путем выращивания эпитаксиальных слоев с низкой плотностью дефектов имплантацией ионами бора с высокой плотностью дислокаций с энергией 350 кэВ с последующим проведением быстрого отжига при 950°C в течение 25 с для образования рекристаллизованного слоя с пониженной плотностью дефектов и с последующим выращиванием эпитаксиального слоя.

Недостатками этого способа являются:

- значительные утечки;

- низкая технологическая воспроизводимость;

- повышенная плотность дефектов.

Задача, решаемая изобретением, - снижение значений плотности дефектов и подавление паразитного тиристорного эффекта в полупроводниковых структурах, обеспечивающее технологичность, улучшение параметров структур, повышение качества и увеличения процента выхода годных.

Задача решается формированием области кармана p-типа проводимости имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1·1013 см-2 и кармана n-типа проводимости имплантаций трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3·1013 см-2, с последующей термической обработкой при температуре 900°C в течение двух часов в кислороде.

Технология способа состоит в следующем: в исходную кремниевую пластину с ориентацией (100) формируют области кармана p-типа проводимости имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1·1013 см-2 и кармана n-типа проводимости имплантацией трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3·1013 см-2, с последующей термической обработкой при температуре 900°C в течение двух часов в атмосфере кислороде. Затем формируют n- и р-канальные полупроводниковые приборы по стандартной технологии. Наличие концентрации легирующей примеси под областями стоков и истоков p- и n-канальных транзисторов позволяет снизить коэффициенты усиления паразитных биполярных транзисторов и увеличить устойчивость полупроводниковой структуры к эффекту защелкивания и подавления паразитного тиристорного эффекта.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.

Экспериментальные исследования показали, что выход годных полупроводниковых структур на партии пластин, сформированных в оптимальном режиме, увеличился на 20,3%.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Технический результат - снижение плотности дефектов и подавление тиристорного эффекта; обеспечение технологичности; улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.

Предложенный способ изготовления полупроводникового прибора путем формирования в кремниевой подложке областей p- и n-карманов имплантацией многозарядных ионов бора и фосфора соответственно, с последующим отжигом при температуре 900°C в течение двух часов в кислороде позволяет повысить процент выхода годных приборов и улучшить их надежность.

Способ изготовления полупроводникового прибора, включающий процессы легирования и отжига, отличающийся тем, что в кремниевой пластине области кармана р-типа проводимости формируют имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1 * 1013 см-2 , а области кармана n-типа проводимости - имплантацией трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3*1013 см-2, с последующей термической обработкой полупроводниковых структур при температуре 900°С в течение двух часов в кислороде.



 

Похожие патенты:

Изобретение относится к твердотельной электронике. Изобретение заключается в том, что на изоляторе формируют поверхностный слой полупроводника.

Изобретение относится к области микро- и наноэлектроники, а именно к конструкции диэлектрического слоя МДП структур, обладающих эффектом переключения проводимости.

Изобретение относится к полупроводниковой технологии и может быть использовано в процессе создания многослойной структуры пористый кремний на изоляторе, например, для газовых сенсоров.

Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность.

Изобретение относится к способу выполнения отверстия в слое материала. Создают первые и вторые адгезивные области на поверхности подложки.

Изобретение относится к полупроводниковой технологии и может быть использовано для изготовления приборных структур. В подложку из кремния проводят имплантацию ионов с формированием слоя, предназначенного для переноса.

Изобретение относится к области микро- и наноэлектроники. Способ изготовления диэлектрического слоя МДП структур, обладающих эффектом переключения, заключается в нанесении нанокомпозитной пленки оксинитрида кремния с включенными кластерами кремния.
Изобретение относится к технологии полупроводниковых приборов. Способ изготовления изолирующих областей полупроводникового прибора включает формирование внутри p-кармана возле его края сильнолегированной p+ - области имплантацией ионов бора с энергией 100-120 кэВ, концентрацией 1,6·1018 см-3 с последующим отжигом при температуре 400-500°C в течение 30 минут.

Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя изолирующего диэлектрика на пластину, в теле которого будут формироваться проводники многоуровневой металлизации интегральной схемы, нанесение поверх изолирующего диэлектрика нижнего слоя двухслойной жесткой маски двуокиси кремния и верхнего слоя двухслойной жесткой маски, формирование на верхнем слое двухслойной жесткой маски топологической маски из резиста, травление верхнего слоя двухслойной жесткой маски по топологической маске из резиста, удаление остаточного резиста с поверхности топологического рисунка, сформированного в верхнем слое двухслойной жесткой маски, травление нижнего слоя двухслойной жесткой маски двуокиси кремния по топологическому рисунку верхнего слоя двухслойной жесткой маски, вытравливание траншей и переходных контактных окон в слое изолирующего диэлектрика по топологическому рисунку в двухслойной жесткой маске, заполнение сформированных траншей и переходных контактных окон слоем металлизации и удаление избыточного объема нанесенного металла с поверхности пластин, при этом в качестве материала верхнего слоя жесткой маски используют слой вольфрама.

Изобретение относится к полупроводниковой технологии. В аморфный изолирующий слой SiO2 подложки Si осуществляют имплантацию ионов легко сегрегирующей примеси, способной формировать нанокристаллы в объеме слоя SiO2-Si+ или Ge+.

Использование: для формирования изображения. Сущность изобретения заключается в том, что устройство формирования изображений содержит полевой транзистор с p-n-переходом, обеспеченный на полупроводниковой подложке, при этом полевой транзистор с p-n-переходом включает в себя область канала первого типа проводимости, истоковую область первого типа проводимости, первую область затвора второго типа проводимости, вторую область затвора второго типа проводимости, третью область затвора второго типа проводимости и четвертую область затвора второго типа проводимости, первая область затвора и вторая область затвора расположены в направлении вдоль поверхности полупроводниковой подложки, третья область затвора и четвертая область затвора расположены в направлении вдоль поверхности полупроводниковой подложки, первая область затвора и третья область затвора расположены в направлении глубины полупроводниковой подложки, первая область затвора расположена между упомянутой поверхностью и третьей областью затвора, вторая область затвора и четвертая область затвора расположены в направлении глубины, вторая область затвора расположена между упомянутой поверхностью и четвертой областью затвора, область канала включает в себя первую область, которая расположена между первой областью затвора и третьей областью затвора, и вторую область, которая расположена между второй областью затвора и четвертой областью затвора, истоковая область расположена между первой областью затвора и второй областью затвора, и полупроводниковая область второго типа проводимости, имеющая концентрацию примеси, которая ниже, чем концентрация примеси третьей области затвора, и ниже, чем концентрация примеси четвертой области затвора, расположена между третьей областью затвора и четвертой областью затвора. Технический результат: обеспечение возможности улучшения характеристик полевого транзистора с p-n-переходом. 5 н. и 15 з.п. ф-лы, 9 ил.

Изобретение относится к устройству (10) с переходными отверстиями в подложке, содержащему подложку (12), выполненную из материала подложки и имеющую первую поверхность (12а) подложки и вторую поверхность (12b) подложки, противоположную первой поверхности (12а) подложки. Устройство (10) с переходными отверстиями в подложке также содержит множество соседних первых канавок (14), обеспеченных проводящим материалом и проходящих с первой поверхности (12а) подложки внутрь подложки (12), так что между первыми канавками (14) формируется множество спейсеров (16) из материала подложки. Устройство (10) с переходными отверстиями в подложке также содержит вторую канавку (18), обеспеченную проводящим материалом и проходящую со второй поверхности (12b) подложки внутрь подложки (12). Вторая канавка (18) соединена с первыми канавками (14). Устройство 10 с переходными отверстиями в подложке также содержит проводящий слой (20), выполненный из проводящего материала и сформированный на стороне первой поверхности (12а) подложки, причем проводящий материал заполняет первые канавки (14), так что первый проводящий слой (20) имеет по существу планарную и закрытую поверхность, покрывающую заполненные первые канавки и формирующую электрическое соединение между заполненными канавками. Изобретение обеспечивает создание усовершенствованного устройства с переходными отверстиями в подложке. 3 н. и 10 з.п. ф-лы, 4 ил.

Использование: для создания высокочастотных структур. Сущность изобретения заключается в том, что способ изготовления структуры, содержащей в определенном порядке опорную подложку, диэлектрический слой, активный слой, выполненный в полупроводниковом материале, так называемый разделительный слой из поликристаллического кремния, помещенный между опорной подложкой и диэлектрическим слоем, причем способ включает следующие этапы: этап обеспечения донорной подложки, выполненной в указанном полупроводниковом материале; этап формирования области охрупчивания в донорной подложке таким образом, чтобы разграничить первую часть и вторую часть донорной подложки на каждой стороне области охрупчивания, при этом первая часть предназначена для формирования активного слоя; этап обеспечения опорной подложки, имеющей удельное сопротивление больше, чем заранее определенное значение; этап формирования разделительного слоя на опорной подложке; этап формирования диэлектрического слоя на первой части донорной подложки и/или на разделительном слое; этап сборки донорной подложки и опорной подложки через промежуточное звено из указанных диэлектрического слоя и разделительного слоя; этап растрескивания донорной подложки по области охрупчивания таким образом, чтобы получить указанную структуру; этап подвергания структуры упрочняющему отжигу по меньшей мере в течение 10 минут после этапа растрескивания; причем указанный способ выполняют таким образом, что поликристаллический кремний разделительного слоя имеет полностью случайную ориентацию зерен по меньшей мере по части толщины разделительного слоя, обращенного к опорной подложке, и так, что упрочняющий отжиг выполняют при температуре строго выше чем 950°С и ниже чем 1200°С. Технический результат: обеспечение возможности создания высокочастотных структур без промежуточных обработок. 2 н. и 14 з.п. ф-лы, 4 ил.

Изобретение относится к области технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем. В способе формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающем операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана. Техническим результатом является повышение устойчивости микросхем к воздействию высоких температур. 6 ил.

Использование: для изготовления пластины маски и подложки матрицы. Сущность изобретения заключается в том, что пластина маски включает рисунок веерных проводников, имеющий некоторое число линий веерного тиснения, при этом эффективная длина каждой линии веерного тиснения равна, и каждая линия веерного тиснения имеет заданную ширину линии, и каждая из нескольких линий веерного тиснения имеет по меньшей мере одну кривую часть, при этом у одной линии веерного тиснения, имеющей две или больше кривых частей, эти несколько кривых частей имеют S-образную форму и расположены непрерывно, и у одной линии веерного тиснения ширина линии по меньшей мере в одной кривой части меньше, чем заданная ширина линии веерного тиснения. Технический результат: обеспечение возможности уменьшения разницы в уровнях сопротивления между веерными проводниками. 3 н. и 15 з.п. ф-лы, 6 ил.

Использование: для создания полупроводниковой пластины. Сущность изобретения заключается в том, что в пластине, подразделенной и разделимой на множество кристаллов, каждый кристалл содержит массив ячеек емкостного микрообработанного преобразователя, каждая ячейка содержит подложку, содержащую первый электрод, мембрану, содержащую второй электрод, и полость между подложкой и мембраной, каждая ячейка по меньшей мере части кристаллов содержит компенсационную пластину на мембране, причем каждая компенсационная пластина имеет конфигурацию для оказания влияния на прогиб (h) мембраны. Технический результат: обеспечение возможности равномерного прогиба мембраны и увеличения выхода годных изделий. 3 н. и 12 з.п. ф-лы, 16 ил.

Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении 3D-устройств микросистемной техники и полупроводниковых приборов, содержащих в своей структуре металлизированные и/или неметаллизированные сквозные отверстия в кремнии различного функционального назначения. Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке включает формирование полиимидного покрытия из раствора полиамидокислоты на основе диангидрида и оксидианилина в полярном растворителе толщиной не менее 2 мкм с последующей сушкой при температуре 80–120оС и термоимидизацией при температуре не менее 350оС в течение не менее 30 минут, проведение «сухого» травления через маску алюминия толщиной не менее 1 мкм в два этапа последовательно реактивным ионным травлением и в «Бош»-процессе до образования положительного клина травления на границе раздела «кремниевая подложка - полиимидное покрытие» глубиной не менее 1 мкм, удаление маски и «стоп-слоя» проводят в едином цикле в щелочном травителе полиимида. Техническим результатом изобретения является повышение технологичности и воспроизводимости при изготовлении сквозных металлизированных микроотверстий в кремниевой подложке. 4 з.п. ф-лы, 3 ил.

Один вариант воплощения изобретения включает в себя полупроводниковый аппарат, содержащий перераспределяющий слой (RDL-слой), включающий в себя рельефную токопроводящую дорожку перераспределяющего слоя, имеющую две боковые стенки перераспределяющего слоя, причем перераспределяющий слой, содержащий материал, выбранный из группы, содержащей Cu (медь) и Au (золото), защитные боковые стенки, непосредственно контактирующие с этими двумя боковыми стенками перераспределяющего слоя, затравочный слой, включающий в себя этот материал, и барьерный слой, при этом (а) токопроводящая дорожка перераспределяющего слоя имеет ширину токопроводящей дорожки перераспределяющего слоя, ортогональную по отношению к этим двум боковым стенками перераспределяющего слоя и простирающуюся между ними, и (b) затравочный и барьерный слои каждый включают в себя ширину, параллельную ширине токопроводящей дорожки перераспределяющего слоя и более широкую, чем эта ширина. Здесь же представлены и другие варианты воплощения изобретения. Изобретение обеспечивает сохранение перераспределяющих токопроводящих дорожек, имеющих мелкий шаг. 4 н. и 19 з.п. ф-лы, 9 ил.

Изобретение относится к твердотельной электронике. Структура полупроводник-на-изоляторе содержит изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе имплантацией ионов легкого газа и последующего высокотемпературного отжига дефектный термостабильный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением. Дефектный слой содержит термостабильные микропоры и расположен на расстоянии от поверхностного слоя полупроводника меньшем длины диффузии носителей заряда, возникающих при указанном облучении. В качестве подложки может использоваться изолятор, в качестве изолятора - сапфир, в качестве полупроводника - кремний, а в качестве легкого газа - гелий. Структура полупроводник-на-изоляторе выполнена как гетероструктура и в поверхностном слое полупроводника при помощи различных выбранных режимов имплантации созданы требуемые упругие напряжения, необходимые при дальнейшем изготовлении полупроводниковых приборов. Изобретение обеспечивает создание требуемых упругих напряжений в слое полупроводника, улучшение электрических свойств структур полупроводник-на-изоляторе и упрощение способа их изготовления. 2 н. и 5 з.п. ф-лы, 1 ил., 1 табл.

Способ изготовления КНИ-подложки и КНИ-подложка, где способ включает формирование структурированного слоя остановки травителя в слое оксида первой кремниевой подложки, сращивание поверхности, имеющей структурированный слой остановки травителя первой кремниевой подложки, с поверхностью второй кремниевой подложки и удаление части первой кремниевой подложки для формирования структурированной КНИ подложки. Изобретение обеспечивает улучшение характеристик и повышение надежности получаемых на подложке приборов. 2 н. и 18 з.п. ф-лы, 7 ил.

Использование: для изготовления полупроводниковых структур с низкой плотностью дефектов и устойчивых к тиристорному эффекту. Сущность изобретения заключается в том, что способ изготовления полупроводникового прибора включает процессы легирования и отжига, в кремниевой пластине области кармана р-типа проводимости формируют имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1 * 1013 см-2, а области кармана n-типа проводимости - имплантацией трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3*1013 см-2, с последующей термической обработкой полупроводниковых структур при температуре 900°С в течение двух часов в кислороде. Технический результат - обеспечение возможности снижения плотности дефектов и подавления тиристорного эффекта, обеспечение технологичности; улучшение параметров, повышение надежности и увеличение процента выхода годных приборов. 1 табл.

Наверх