Способ и устройство обработки информации и устройство связи

Группа изобретений относится к области кодирования. Техническим результатом является обеспечение кодирования информационных битовых последовательностей множества длин. Способ содержит: кодирование информационной битовой последовательности с использованием матрицы проверки четности низкой плотности, LDPC, причем базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 5, и n является целым числом, большим или равным 16; и базовый граф включает в себя подматрицу A и подматрицу B, причем подматрица A является матрицей A0 или подматрица A включает в себя первые 16 столбцов матрицы A0, причем матрица A0 является матрицей с пятью строками и 22 столбцами; и подматрица B является матрицей с пятью строками и пятью столбцами и подматрица B включает в себя один столбец, вес которого равен 3, и одну подматрицу B’ бидиагональной структуры. 7 н. и 18 з.п. ф-лы, 3 табл., 8 ил.

 

ОБЛАСТЬ ТЕХНИКИ

[0001] Варианты осуществления настоящего изобретения относятся к области связи и, в частности, к способу и устройству обработки информации и устройству связи.

ПРЕДШЕСТВУЩИЙ УРОВЕНЬ ТЕХНИКИ

[0002] Код проверки четности низкой плотности (low density parity check, LDPC) является типом линейного компактного кодирования с разреженной проверочной матрицей и характеризуется гибкой структурой и низкой сложностью декодирования. Поскольку для LDPC кода используется алгоритм частично параллельного итерационного декодирования, LDPC код имеет более высокую пропускную способность, чем обычный турбо код. LDPC код может быть использован в коде с исправлением ошибок в системе связи, чтобы улучшить надежность передачи канала и использование мощности. LDPC код может также широко использоваться в космической связи, волоконно-оптической связи, системе персональной связи, ADSL, устройстве магнитной записи и т.п. В настоящее время, в мобильной связи пятого поколения, использование LDPC кода рассматривается в качестве одной из схем канального кодирования.

[0003] В процессе действительного использования, может быть использована LDPC матрица со специальным структурным признаком. LDPC матрица H со специальным структурным признаком может быть получена путем расширения LDPC базовой матрицы квазициклической (quasi cycle, QC) структуры.

[0004] Обычно, длина подлежащей кодированию информационной битовой последовательности варьируется от десятков до сотен битов, и система связи требует гибких и изменяемых кодовых скоростей. То, каким образом поддерживать кодирование информационных битовых последовательностей множества длин и удовлетворять требование кодовой скорости системы, становится проблемой, требующей решения.

СУЩНОСТЬ ИЗОБРЕТЕНИЯ

[0005] Варианты осуществления настоящего изобретения обеспечивают способ и устройство обработки информации, устройство связи и систему связи, чтобы поддерживать кодирование и декодирование информационных битовых последовательностей множества длин и удовлетворять системному требованию для гибкой длины кода и кодовой скорости.

[0006] В соответствии с первым аспектом, обеспечен способ кодирования, включающий в себя:

кодирование информационной битовой последовательности с использованием матрицы проверки четности низкой плотности, LDPC.

[0007] В соответствии с вторым аспектом, обеспечен способ декодирования, включающий в себя:

декодирование принятого сигнала с использованием матрицы проверки четности низкой плотности, LDPC.

[0008] В первой реализации первого аспекта или второго аспекта,

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 5, и n является целым числом, большим или равным 16; и

базовый граф включает в себя подматрицу A и подматрицу B, причем

подматрица A является матрицей A0, или подматрица A включает в себя первые 16 столбцов матрицы A0, где матрица A0 является матрицей с пятью строками и 22 столбцами; и

подматрица B является матрицей с пятью строками и пятью столбцами, и подматрица B включает в себя один столбец, вес которого равен 3, и подматрицу Bʹ бидиагональной структуры.

[0009] В матрице A0, имеется одна строка, вес которой больше, чем 0, и меньше, чем 5, две строки, веса которых больше, чем 9, и меньше, чем 15, и две строки, веса которых больше, чем 19, и меньше, чем 22.

[0010] В одной реализации, в матрице A0, имеется одна строка, вес которой равен 2, две строки, веса которых равны 12, и две строки, веса которых равны 21.

[0011] В этой реализации, матрица A0 может включать в себя пять строк от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец в базовом графе 30a, строки могут быть взаимозаменяемыми, и столбцы могут также быть взаимозаменяемыми.

[0012] На основе вышеописанной реализации, базовая матрица LDPC матрицы включает в себя матрицу сдвига подматрицы A и матрицу сдвига подматрицы B, матрица сдвига подматрицы B может быть представлена в качестве базовой матрицы 30b-0; и

матрица сдвига подматрицы A является матрицей сдвига матрицы A0, или матрица сдвига подматрицы A включает в себя первые 16 столбцов матрицы сдвига матрицы A0, где матрица сдвига матрицы A0 может быть от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец любой одной из базовых матриц 30b-1, 30b-2, 30b-3, 30b-4, 30b-5, 30b-6, 30b-7 и 30b-8.

[0013] Для поддержки различных длин блока, LDPC код требует различных коэффициентов поднятия Z. На основе вышеописанной реализации, в возможной реализации, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть использованы на основе различных коэффициентов поднятия Z. Коэффициент поднятия может быть представлен как Z=a⋅2n, где a является любым целым числом в диапазоне от 8 до 15, и используется базовая матрица, соответствующая значению a.

[0014] Например,

если значение а равно 8, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-1 на фиг. 3b.

[0015] Если значение а равно 9, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-2 на фиг. 3b.

[0016] Если значение а равно 10, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-3 на фиг. 3b.

[0017] Если значение а равно 11, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-4 на фиг. 3b.

[0018] Если значение а равно 12, the матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-й строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-5 на фиг. 3b.

[0019] Если значение а равно 13, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-6 на фиг. 3b.

[0020] Если значение а равно 14, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-7 на фиг. 3b.

[0021] Если значение а равно 15, матрица сдвига матрицы A0 может быть представлена как от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-8 на фиг. 3b.

[0022] Подматрица A может дополнительно включать в себя два столбца встроенных выколотых битов.

[0023] Дополнительно, чтобы получить гибкие кодовые скорости, подматрица C, подматрица D и подматрица E в соответствующих размерах могут добавляться, основываясь на матрице ядра, чтобы получать различные кодовые скорости.

[0024] Подматрица C является нулевой матрицей с пятью строками и mD столбцами;

подматрица D включает в себя mD строк и 27 столбцов матрицы F, или подматрица D включает в себя mD строк и 21 столбец матрицы F, где матрица F является матрицей с 85 строками и 27 столбцами;

подматрица E является единичной матрицей с mD строками и mD столбцами; и

mD является целым числом и 0≤mD≤85.

[0025] Весами строк для строк матрицы F являются, соответственно, 5, 7, 7, 7, 6, 6, 6, 6, 6, 5, 6, 5, 4, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 4, 3, 5, 4, 3, 4, 3, 3, 3, 4, 3, 3, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 2, 2, 3, 3, 3, 3, 3, 3, 3, 2, 3, 2, 3, 3, 3, 3, 3, 2, 3, 3, 3, 2, 3, 3, 3, 4, 3, 3, 2, 3, 2, 3, 3, 3, 4, 3, 3.

[0026] В возможной реализации, матрица F является матрицей, составленной из 5-й строки по 89-ю строку и 0-го столбца по 26-й столбец базового графа 30a.

[0027] В возможной реализации, матрица сдвига матрицы F может быть представлена как любая одна из базовых матриц 3c-1, 3c-2, 3c-3, 3c-4, 3c-5, 3c-6, 3c-7 и 3c-8.

[0028] Для поддержки различных длин блока, LDPC код требует различных коэффициентов поднятия Z. На основе вышеописанной реализации, в возможной реализации, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть использованы на основе различных коэффициентов поднятия Z. Например,

значение а может быть определено на основе Z, и может быть использована базовая матрица, соответствующая значению a.

[0029] Если значение а равно 8, матрица сдвига матрицы F может быть представлена как 3c-1.

[0030] Если значение а равно 9, матрица сдвига матрицы F может быть представлена как 3c-2.

[0031] Если значение а равно 10, матрица сдвига матрицы F может быть представлена как 3c-3.

[0032] Если значение а равно 11, матрица сдвига матрицы F может быть представлена как 3c-4.

[0033] Если значение а равно 12, матрица сдвига матрицы F может быть представлена как 3c-5.

[0034] Если значение а равно 13, матрица сдвига матрицы F может быть представлена как 3c-6.

[0035] Если значение а равно 14, матрица сдвига матрицы F может быть представлена как 3c-7.

[0036] Если значение а равно 15, матрица сдвига матрицы F может быть представлена как 3c-8.

[0037] Во второй реализации первого аспекта или второго аспекта,

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 4, и n является целым числом, большим или равным 14; и

базовый граф включает в себя по меньшей мере подматрицу A и подматрицу B, причем

подматрица A является матрицей с четырьмя строками и 10 столбцами; и

подматрица B является матрицей с четырьмя строками и четырьмя столбцами, и подматрица B включает в себя один столбец, вес которого равен 3, один столбец, вес которого равен 1, и подматрицу Bʹ бидиагональной структуры.

[0038] В матрице, состоящей из подматрицы A и подматрицы B, имеется одна строка, вес которой больше или равен 1 и меньше или равен 5, и веса остальных трех строк, каждый, больше или равны 10 и меньше или равны 13.

[0039] В одной реализации, в матрице, составленной из подматрицы A и подматрицы B, имеется одна строка, вес которой равен 3, и три строки, веса которых равны 12.

[0040] В этой реализации, матрица, составленная из подматрицы A и подматрицы B, может включать в себя четыре строки от 0-й строки по 3-ю строку и от 0-го столбца по 13-й столбец в базовом графе 40a, строки могут быть взаимозаменяемыми, и столбцы могут также быть взаимозаменяемыми.

[0041] На основе вышеописанной реализации, часть, которая является базовой матрицей LDPC матрицы и соответствует матрице, составленной из подматрицы A и подматрицы B, может быть представлена как любая одна из базовых матриц 40b-1, 40b-2, 40b-3, 40b-4, 40b-5, 40b-6, 40b-7 и 40b-8.

[0042] Для поддержки различных длин блока, LDPC код требует различных коэффициентов поднятия Z. На основе вышеописанной реализации, в возможной реализации, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть использованы на основе различных коэффициентов поднятия Z.

[0043] Например,

коэффициент поднятия может быть представлен как Z=a⋅2n, где a является любым целым числом от 8 до 15, и используется базовая матрица, соответствующая значению а.

[0044] Если значение а равно 8, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-1 на фиг. 4b.

[0045] Если значение а равно 9, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-2 на фиг. 4b.

[0046] Если значение а равно 10, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-3 на фиг. 4b.

[0047] Если значение а равно 11, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-4 на фиг. 4b.

[0048] Если значение а равно 12, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-5 на фиг. 4b.

[0049] Если значение а равно 13, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-6 на фиг. 4b.

[0050] Если значение а равно 14, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-7 на фиг. 4b.

[0051] Если значение а равно 15, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-8 на фиг. 4b.

[0052] Подматрица A может дополнительно включать в себя два столбца встроенных выколотых битов.

[0053] Дополнительно, для получения гибких кодовых скоростей, подматрица C, подматрица D и подматрица E в соответствующих размерах могут быть добавлены на основе матрицы ядра, чтобы получить различные кодовые скорости.

[0054] Подматрица C является нулевой матрицей с четырьмя строками и mD столбцами;

подматрица D является матрицей с mD строками и 14 столбцами;

подматрица E является единичной матрицей с mD строками и mD столбцами; и

mD является целым числом и 0≤mD≤113.

[0055] Подматрица D включает в себя mD строк матрицы F, матрица F имеет 113 строк и 14 столбцов, и веса строк для строк матрицы F, соответственно, равны 5, 4, 5, 4, 5, 4, 4, 4, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 4, 3, 3, 3, 3, 3, 3, 3, 3, 2, 3, 3, 2, 4, 3, 3, 3, 3, 2, 4, 2, 3, 4, 2, 4, 2, 4, 2, 2, 5, 2, 4, 3, 2, 6, 2, 3, 3, 2, 4, 2, 5, 2, 5, 2, 6, 2, 3, 3, 3, 2, 5, 2, 3, 4, 2, 6, 2, 5, 2, 5, 4, 3, 3, 2, 4, 4, 2, 3, 2, 6, 2, 3, 3, 4, 2, 2, 6, 2, 3.

[0056] В возможной реализации, матрица F является матрицей, составленной из 4-й строки по 116-ю строку и 0-го столбца по 13-й столбец в базовом графе 40a.

[0057] В возможной реализации, матрица сдвига матрицы F может быть представлена как любая одна из базовых матриц 4c-1, 4c-2, 4c-3, 4c-4, 4c-5, 4c-6, 4c-7 и 4c-8.

[0058] Для поддержки различных длин блока, LDPC код требует различных коэффициентов поднятия Z. На основе вышеописанной реализации, в возможной реализации, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть использованы на основе различных коэффициентов поднятия Z. Например,

если значение а равно 8, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-1;

если значение а равно 9, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-2;

если значение а равно 10, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-3;

если значение а равно 11, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-4;

если значение а равно 12, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-5;

если значение а равно 13, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-6;

если значение а равно 14, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-7; и

если значение а равно 15, подматрица D в базовой матрице может включать в себя mD строк матрицы сдвига, показанной в 4c-8.

[0059] Базовый граф и базовая матрица LDPC матрицы в первой реализации могут удовлетворять KB=22 и требование к рабочим характеристикам кодового блока с длиной блока от 640 до 8448 битов и удовлетворять KB=16 и требование к рабочим характеристикам кодового блока с длиной блока от 40 до 2560 битов. Базовый граф и базовая матрица LDPC матрицы во второй реализации могут удовлетворять KB=10 и требование к рабочим характеристикам кодового блока с длиной блока от 40 до 2560 битов.

[0060] На основе любого из вышеописанных аспектов или возможных реализаций аспектов, в другой возможной реализации, способ дополнительно включает в себя: определение коэффициента поднятия Z. Например, значение коэффициента поднятия Z определяется в соответствии с длиной K информационной битовой последовательности. Например, если длина информационной битовой последовательности равна K, минимальное значение, которое удовлетворяет 22×Z≥K, может быть определено во множестве коэффициентов поднятия, определенных в системе.

[0061] Для устройства связи на передающем конце, кодирование информационной битовой последовательности с использованием LDPC матрицы включает в себя:

кодирование информационной битовой последовательности с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0062] Для устройства связи на приемном конце, декодирование принятого сигнала с использованием LDPC матрицы включает в себя:

декодирование принятого сигнала с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0063] На основе любого из предыдущих аспектов или возможных реализаций аспектов, в другой возможной реализации, базовая матрица LDPC матрицы сохранена в памяти.

[0064] На основе любого из предыдущих аспектов или возможных реализаций аспектов, в другой возможной реализации, базовый граф LDPC матрицы сохранен в памяти, и значения сдвига ненулевых элементов в базовой матрице LDPC матрицы сохранены в памяти от строки к строке и от столбца к столбу.

[0065] В соответствии с третьим аспектом, обеспечено устройство обработки информации в системе связи, и устройство может быть сконфигурировано для выполнения способа в соответствии с первым аспектом или возможными реализациями первого аспекта. В отношении деталей, можно сослаться на описание для предыдущего аспекта.

[0066] Дополнительно, устройство включает в себя:

блок определения, сконфигурированный, чтобы определять коэффициент поднятия Z для кодирования информационной битовой последовательности; и

блок обработки, сконфигурированный, чтобы кодировать информационную битовую последовательность с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0067] В возможном варианте, устройство обработки информации, обеспеченное в настоящей заявке, может включать в себя соответствующий модуль, который сконфигурирован, чтобы выполнять любое из первого аспекта или возможных реализаций первого аспекта в вышеописанном варианте способа. Модуль может представлять собой программное обеспечение и/или аппаратное средство.

[0068] В соответствии с четвертым аспектом, обеспечено устройство обработки информации в системе связи, и устройство может быть сконфигурировано, чтобы выполнять способ в соответствии с любым из второго аспекта или возможных реализаций второго аспекта. В отношении деталей, можно сослаться на описание для вышеописанного аспекта.

[0069] Дополнительно, устройство включает в себя:

блок получения, сконфигурированный, чтобы получать мягкое значение LDPC кода и коэффициент поднятия Z; и

блок обработки, сконфигурированный, чтобы декодировать мягкое значение LDPC кода на основе базовой матрицы HB, соответствующей коэффициенту поднятия Z, чтобы получить информационную битовую последовательность.

[0070] В возможной реализации, устройство обработки информации, обеспеченное в настоящей заявке, может включать в себя соответствующий модуль, который сконфигурирован, чтобы выполнять любое из второго аспекта или возможных реализаций второго аспекта в вышеописанном варианте способа. Модуль может представлять собой программное обеспечение и/или аппаратное средство.

[0071] В соответствии с пятым аспектом, обеспечено устройство связи, которое включает в себя кодер и приемопередатчик.

[0072] Кодер включает в себя устройство обработки информации в соответствии с третьим аспектом и сконфигурирован, чтобы кодировать информационные данные.

[0073] Приемопередатчик сконфигурирован, чтобы передавать сигнал, соответствующий кодированным информационным данным.

[0074] В соответствии с шестым аспектом, обеспечено устройство связи, включающее в себя декодер и приемопередатчик.

[0075] Декодер включает в себя устройство обработки информации в соответствии с четвертым аспектом и сконфигурирован, чтобы декодировать принятый сигнал.

[0076] Приемопередатчик сконфигурирован, чтобы принимать сигналы, включающие в себя сигнал, кодированный на основе LDPC.

[0077] В соответствии с седьмым аспектом, вариант осуществления настоящего изобретения обеспечивает систему связи, и система включает в себя устройство связи в соответствии с пятым аспектом и устройство связи в соответствии с шестым аспектом.

[0078] В соответствии с другим аспектом, вариант осуществления настоящего изобретения обеспечивает компьютерный носитель хранения данных, и компьютерный носитель хранения данных включает в себя программы, созданные для осуществления вышеописанных аспектов.

[0079] Еще один аспект настоящей заявки обеспечивает компьютерный программный продукт, включающий в себя инструкцию, и когда компьютерный программный продукт исполняется на компьютере, компьютер выполняет способы в соответствии с вышеописанными аспектами.

[0080] Способ и устройство обработки информации, устройство связи и система связи в вариантах осуществления настоящего изобретения являются адаптируемыми к системным требованиям для гибких и изменяемых длин кода и кодовых скоростей в показателях рабочих характеристик кода и минимальных уровней ошибок.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

[0081] Фиг. 1 является схематичной диаграммой базового графа, базовой матрицы и циркулянтной матрицы перестановок LDPC кода;

[0082] Фиг. 2 является схематичной структурной диаграммой базового графа LDPC кода;

[0083] Фиг. 3a является схематичной структурной диаграммой базового графа LDPC кода в соответствии с вариантом осуществления настоящего изобретения;

[0084] Фиг. 3b является схематичной диаграммой базовой матрицы LDPC кода в соответствии с другим вариантом осуществления настоящего изобретения;

[0085] Фиг. 3c является схематичной диаграммой базовой матрицы LDPC кода в соответствии с другим вариантом осуществления настоящего изобретения;

[0086] Фиг. 4a является схематичной диаграммой базового графа LDPC кода в соответствии с другим вариантом осуществления настоящего изобретения;

[0087] Фиг. 4b является схематичной диаграммой базовой матрицы LDPC кода в соответствии с другим вариантом осуществления настоящего изобретения;

[0088] Фиг. 4c является схематичной диаграммой базовой матрицы LDPC кода в соответствии с другим вариантом осуществления настоящего изобретения;

[0089] Фиг. 5 является структурной схемой устройства обработки информации в соответствии с другим вариантом осуществления настоящего изобретения;

[0090] Фиг. 6 является структурной схемой устройства обработки информации в соответствии с другим вариантом осуществления настоящего изобретения;

[0091] Фиг. 7 является структурной схемой устройства связи в соответствии с другим вариантом осуществления настоящего изобретения; и

[0092] Фиг. 8 является структурной схемой устройства связи в соответствии с другим вариантом осуществления настоящего изобретения.

ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ

[0093] Ниже описаны технические решения в вариантах осуществления настоящего изобретения со ссылкой на приложенные чертежи в вариантах осуществления настоящего изобретения.

[0094] Обычно, LDPC код может быть представлен как матрица Н проверки четности. Матрица Н проверки четности LDPC кода может быть получена с использованием базового графа (base graph) и значения сдвига (shift). Базовый граф может обычно включать в себя m×n матричных элементов и может быть представлен как матрица с m строками и n столбцами. Значением матричного элемента является 0 или 1. Элемент со значением 0 иногда упоминается как нулевой элемент, и это указывает, что элемент может быть заменен Z×Z нулевой матрицей (zero matrix). Элемент со значением 1 иногда упоминается как ненулевой элемент, и это указывает, что элемент может быть заменен Z×Z циркулянтной матрицей перестановок (circulant permutation matrix). Как показано на фиг. 1, 10a является примером элементов базового графа LDPC кода QC структуры, когда m=4 и n=20.

[0095] Если значение элемента в i-й строке и j-м столбце в базовом графе равно 1, значением сдвига элемента является Pi,j, и Pi,j является целым числом, большим или равным 0, это указывает, что элемент со значением 1 в i-й строке и j-м столбце может быть заменен Z×Z циркулянтной матрицей перестановок, соответствующей Pi,j. Циркулянтная матрица перестановок может быть получена путем выполнения Pi,j циклических сдвигов над Z×Z единичной матрицей вправо. Можно видеть, что, в базовом графе, каждый элемент со значением 0 заменяется Z×Z нулевой матрицей, и каждый элемент со значением 1 заменяется Z×Z циркулянтной матрицей перестановок соответственно значению сдвига элемента, так что может быть получена матрица проверки четности LDPC кода. Z является положительным целым числом и может также упоминаться как коэффициент поднятия (lifting) и может быть определен в соответствии с размером кодового блока и размером информационных данных, которые поддерживаются системой. Можно видеть, что размером матрицы Н проверки четности является (m×Z)×(n×Z). Например, если коэффициент поднятия Z=4, каждый нулевой элемент заменяется нулевой матрицей 11a, размером которой является 4×4. Если P2,3=2, ненулевой элемент во второй строке и третьем столбце заменяется 4×4 циркулянтной матрицей перестановок 11d. Матрица получается путем выполнения двух циклических сдвигов над 4×4 единичной матрицей 11b вправо. Если P2,4=0, ненулевой элемент во второй строке и третьем столбце заменяется единичной матрицей 11b. Следует отметить, что это является только примером для описания в настоящем документе и не используется в качестве ограничения.

[0096] Поскольку Pi,j может быть получено на основе коэффициента поднятия Z, для элемента со значением 1 в том же самом местоположении, могут быть различные Pi,j при использовании различных коэффициентов поднятия Z. Чтобы упростить реализацию, обычно, m×n базовая матрица (base matrix) дополнительно определяется в системе. Местоположение каждого элемента в базовой матрице находится в однозначном соответствии с таковым для каждого элемента в базовом графе. Нулевой элемент в базовом графе находится в том же самом местоположении, что и нулевой элемент в базовой матрице, и представлен как -1. Ненулевой элемент со значением 1 в i-й строке и j-м столбце базовой матрицы находится в том же самом местоположении, что и ненулевой элемент в базовом графе, и может быть представлен как Pi,j, где Pi,j является положительным целым числом, большим или равным 0. В вариантах осуществления настоящей заявки, базовая матрица иногда упоминается как матрица сдвига матрицы базового графа.

[0097] 10b на фиг. 1 показывает базовую матрицу, соответствующую базовому графу 10a.

[0098] В общем, базовый граф или базовая матрица LDPC кода может дополнительно включать в себя p столбцов встроенных выколотых (built-in puncture) битов, и p может быть целым числом от 0 до 2. Столбцы участвуют в кодировании, но системный бит, соответствующий кодированию столбцов, не отправляется. В этом случае, кодовая скорость базовой матрицы LDPC кода удовлетворяет R=(n-m)/(n-p). Для базовой матрицы с четырьмя строками и 20 столбцами (4×20), если имеется два столбца встроенных выколотых битов, кодовая скорость равна (20-4)/(20-2)=8/9.

[0099] Размер базового графа LDPC кода, используемого в системе беспроводной связи, равен m×n, и базовый граф может включать в себя пять подматриц A, B, C, D и E. Вес матрицы определяется в соответствии с количеством ненулевых элементов. Вес строки (a row weight) является количеством ненулевых элементов, включенных в строку. Вес столбца (a column weight) является количеством ненулевых элементов, включенных в столбец. Как показано в 200 на фиг. 2,

подматрица A является матрицей с mA строками и nA столбцами, и размер подматрицы A может быть mA×nA. Каждый столбец соответствует Z системным битам в LDPC коде. Системный бит иногда упоминается как информационный бит.

[0100] Подматрица B является матрицей с mA строками и mA столбцами, размер подматрицы B может быть mA×mA, и каждый столбец соответствует Z проверочным битам в LDPC коде. Подматрица B включает в себя подматрицу Bʹ бидиагональной структуры и один столбец матрицы, вес столбца которого равен 3 (кратко упоминается как столбец с весом столбца, равным 3). Как показано в 20a на фиг. 2, столбец матрицы, у которого вес столбца равен 3, расположен перед подматрицей Bʹ. Подматрица B может дополнительно включать в себя столбец матрицы, у которого вес столбца равен 1 (кратко упоминается как столбец с единичным весом столбца). Как показано в 20b или 20c на фиг. 2, столбец с единичным весом столбца может быть расположен в первом столбце или последнем столбце подматрицы B, и ненулевой элемент в столбце с единичным весом столбца находится в последней строке подматрицы B, так что вес строки последней строки подматрицы B равен 1.

[0101] Обычно, матрица, которая генерируется на основе подматриц A и B, является матрицей ядра и может быть использована для поддержки кодирования с высокой кодовой скоростью.

[0102] Подматрица C является нулевой матрицей, и размер подматрицы C равен (mA×(n-(mA+nA)).

[0103] Подматрица E является единичной матрицей, и размер подматрицы E равен (m-mA)×(m-mA).

[0104] Размер подматрицы D равен (m-mA)(nA+mA), и подматрица D может обычно использоваться для генерации бита проверки низкой кодовой скорости.

[0105] Поскольку структуры подматриц B, C и E являются относительно определенными, структуры двух подматриц A и D являются одним из факторов, которые влияют на рабочие характеристики кодирования/декодирования LDPC кода.

[0106] Обычно, LDPC код определяется в соответствии с базовым графом и базовой матрицей. Верхний предел рабочих характеристик LDPC кода может быть определен с использованием метода эволюции плотности на базовом графе или базовой матрице, и минимальный уровень ошибок LDPC кода определяется в соответствии со значением сдвига в базовой матрице. Улучшение рабочих характеристик кодирования/декодирования и уменьшение минимального уровня ошибок является одной из целей определения базового графа и базовой матрицы. В системе беспроводной связи применяются гибкие и изменяемые длины кода. Кодовый блок может быть кодовым блоком с малой длиной блока, такой как 40 битов или 1280 битов, или может быть кодовым блоком с большой длиной блока, такой как 5000 битов или 8448 битов. Фиг. 3a, фиг. 3b и фиг. 3c являются, соответственно, примерами базовых графов и базовых матриц LDPC кода, которые получены в соответствии с методом эволюции плотности и могут удовлетворять KB=22 и требование к рабочим характеристикам кодового блока с длиной блока от 640 до 8448 битов. Если удалены с 16-го столбца по 21-й столбец, то есть только первые 16 столбцов взяты для подматрицы A, и соответственно, только первые 16 столбцов взяты для подматрицы D, матрица, составленная из первых 16 столбцов для подматрицы A, первых 16 столбцов для подматрицы D, подматрицы B, подматрицы C и подматрицы D, может удовлетворять KB=16 и требование к рабочим характеристикам кодового блока с длиной блока от 40 до 2560 битов. Фиг. 4a, фиг. 4b и фиг 4c являются, соответственно, примерами базовых графов и базовых матриц, которые соответствуют другому LDPC коду и матрице ядра LDPC кода и которые получены в соответствии с методом эволюции плотности и могут удовлетворять KB=10 и требование к рабочим характеристикам кодового блока с длиной блока от 40 до 2560 битов.

[0107] Фиг. 3a показывает пример базового графа 30a LDPC кода. Числа от 0 до 111 в самой верхней строке на этой фигуре представляют номера столбцов, и числа от 0 до 89 в крайнем левом столбце представляют номера строк.

[0108] Подматрица A соответствует системным битам, то есть информационным битам, и KB является количеством столбцов системных битов в базовом графе.

[0109] Матрица, составленная из элементов в 0-й строке по 4-ю строку и 0-м столбце по 21-й столбец в базовом графе 30a, может упоминаться как A0. Если KB=22, подматрица A является матрицей A0, то есть включает в себя все столбцы матрицы A0. Если KB=16, подматрица A включает в себя первые 16 столбцов матрицы A0.

[0110] Поэтому размер подматрицы A равен пяти строкам и 22 столбцам или пяти строкам и 16 столбцам.

[0111] Подматрица A и подматрица B составляют части матрицы ядра базового графа LDPC кода, то есть составляют матрицу с пятью строками и 27 столбцами или с пятью строками и 21 столбцом и могут быть использованы для кодирования с высокой кодовой скоростью.

[0112] Подматрица A может включать в себя два столбца встроенных выколотых битов. После выкалывания, кодовая скорость, которая может поддерживаться матрицей ядра с пятью строками и 27 столбцами, равна 22/(27-2)=0,88 и кодовая скорость, которая может поддерживаться матрицей ядра с пятью строками и 16 столбцами (с 0-го столбца по 15-й столбец и с 22-го столбца по 26-й столбец) равна 16/(21-2)=16/19.

[0113] Подматрица B соответствует битам проверки, имеет размер пяти строк и пяти столбцов и составлена из элементов в 0-й строке по 4-ю строку и в 22-м столбце по 26-й столбец в базовом графе 30a.

[0114] Подматрица B включает в себя один столбец с весом столбца, равным 3, то есть вес столбца 0-го столбца подматрицы B (22-го столбца матрицы ядра) равен 3. С 1-го по 4-й столбцы (с 23-го по 26-й столбцы матрицы ядра) и с 0-й по 4-ю строки подматрицы B имеют бидиагональную структуру.

[0115] В базовом графе 30a, матрица A0 включает в себя одну строку, вес которой равен 2, две строки, веса которых равны 12, и две строки, веса которых равны 21, и значения весов строк равны, соответственно, 21, 12, 2, 12 и 21. Строка, вес которой равен 2, может быть представлена как 2-я строка и с 0-го по 22-й столбцы матрицы ядра в базовом графе 30a. Строки, веса которых равны 12, могут быть отдельными строками, представленными как 1-я строка или 3-ья строка и с 0-го по 22-й столбец матрицы ядра в базовом графе 30a. Строки, веса которых равны 21, могут быть отдельными строками, представленными как 0-я строка или 4-я строка и с 0-го по 22-й столбцы матрицы ядра в базовом графе 30a. Порядок строк может быть взаимозаменяемым, и порядок столбцов может также быть взаимозаменяемым, и это не влияет на рабочие характеристики кодирования/декодирования.

[0116] Матрица ядра с пятью строками и 27 столбцами в базовом графе 30a использована в качестве примера. Матрица ядра включает в себя одну строку, вес которой равен 5, две строки, веса которых равны 14, и две строки, веса которых равны 23. то есть значения весов строк матрицы ядра, составленной из подматрицы A и подматрицы B, равны, соответственно, 23, 14, 5, 14 и 23. Следует отметить, что порядок строк матрицы ядра является взаимозаменяемым. Например, 0-я строка является взаимозаменяемой с 2-й строкой, и 1-я строка является взаимозаменяемой с 3-й строкой. Строка, вес которой равен 5, может быть представлена как 2-я строка и с 0-го по 26-й столбцы матрицы ядра в базовом графе 30a. Строки, веса которых равны 14, могут быть отдельными строками, представленными как 1-я строка или 3-ья строка и с 0-го по 26-й столбцы матрицы ядра в базовом графе 30a. Строки, веса которых равны 23, могут быть отдельными строками, представленными как 0-я строка или 4-я строка и с 0-го по 26-й столбцы матрицы ядра в базовом графе 30a. Порядок строк может быть взаимозаменяемым, и порядок столбцов может также быть взаимозаменяемым, и это не влияет на рабочие характеристики кодирования/декодирования.

[0117] В общем, для данного базового графа или базовой матрицы LDPC кода, несколько модификаций на элементах матрицы оказывают допустимое воздействие на рабочие характеристики. Для базового графа 30a, выполнено несколько модификаций, например, вес одной строки матрицы A0 сделан большим, чем 0, и меньшим, чем 5, веса двух строк сделаны большими, чем 9, и меньшими, чем 15, и веса двух строк сделаны большими, чем 19, и меньшими, чем 22, так что относительно малое влияние оказывается на рабочие характеристики.

[0118] Для поддержки различных длин блока, LDPC код должен поддерживать различные коэффициенты поднятия Z. Чтобы гарантировать рабочие характеристики LDPC кода для различных длин блока, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть соответственно использованы на основе различных коэффициентов поднятия Z.

[0119] Например, набор поддерживаемых коэффициентов поднятия составляет {8:1:16} υ {16:2:32} υ {32:4:64} υ {64:8:128} υ {128:16:256} υ {256:32:384}. {8:1:16} представляет, что набор коэффициентов поднятия Z соответствует от 8 до 16, и что интервал между соседними коэффициентами поднятия равен 1, например, 8, 9, 10, …, 15 и 16. {16:2:32} представляет, что набор коэффициентов поднятия Z соответствует от 16 до 32, и что интервал между соседними коэффициентами поднятия равен 2, например, 16, 18, 20, …, 30 и 32. По аналогии, {256:32:384} представляет, что набор коэффициентов поднятия Z соответствует от 256 до 384, и что интервал между соседними коэффициентами поднятия равен 32, например, 256, 288, 320,…, 352, 384 и т.п.

[0120] Фиг. 3b показывает пример множества базовых матриц матрицы ядра в базовом графе 30a. Базовые матрицы получены на основе матрицы ядра в базовом графе 30a и коэффициента поднятия Z. Ненулевой элемент в i-й строке и j-м столбце в базовом графе 30a является значением сдвига Pi,j в i-й строке и j-м столбце базовой матрицы. Нулевой элемент в базовом графе 30a представлен как -1 или нуль в матрице сдвига. Аналогично, строки базовой матрицы могут быть взаимозаменяемыми, и столбцы могут также быть взаимозаменяемыми.

[0121] Базовая матрица матрицы ядра включает в себя матрицу сдвига подматрицы A и матрицу сдвига подматрицы B.

[0122] Коэффициент поднятия может быть представлен как Z=a⋅2n, где a является любым целым числом от 8 до 15, и используется базовая матрица, соответствующая значению а. Набор поддерживаемых коэффициентов поднятия может быть представлен как {8×2n:2n:15*2n}, где n является целым числом, и значение равно от 0 до 5.

[0123] Матрица сдвига подматрицы B является той же самой для всех коэффициентов поднятия, как показано в 0-й строке по 4-ю строку и 22-м столбце по 26-й столбец базовой матрицы 30b-1 на фиг. 3b.

[0124] Матрица сдвига подматрицы A может быть матрицей сдвига матрицы A0 в соответствии с различными KB. Например, в базовой матрице 30b-1, матрица сдвига матрицы A0 может быть от 0-й строки по 4-ю строку и от 0-го столбца по 22-й столбец базовой матрицы 30b-1. В этом случае, когда KB=22, матрица сдвига подматрицы A является матрицей сдвига матрицы A0; когда KB=16, матрица сдвига подматрицы A включает в себя первые 16 столбцов матрицы сдвига матрицы A0, то есть от 0-й строки по 4-ю строку и от 0-го столбца по 16-й столбец базовой матрицы 30b-1.

[0125] Если значение а равно 8, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-1 на фиг. 3b.

[0126] Если значение а равно 9, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-2 на фиг. 3b.

[0127] Если значение а равно 10, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-3 на фиг. 3b.

[0128] Если значение а равно 11, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-4 на фиг. 3b.

[0129] Если значение а равно 12, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-5 на фиг. 3b.

[0130] Если значение а равно 13, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-6 на фиг. 3b.

[0131] Если значение а равно 14, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-7 на фиг. 3b.

[0132] Если значение а равно 15, матрица сдвига матрицы A0 может быть представлена как 0-я строка по 4-ю строку и 0-й столбец по 22-й столбец базовой матрицы 30b-8 на фиг. 3b.

[0133] Для получения гибких кодовых скоростей, подматрица C, подматрица D и подматрица E в соответствующих размерах могут добавляться, основываясь на матрице ядра, чтобы получать различные кодовые скорости. Подматрица C является нулевой матрицей, подматрица является единичной матрицей, размеры подматриц определяются, главным образом, в соответствии с кодовой скоростью, и структуры являются относительно фиксированными. Поэтому, частями, которые влияют на рабочие характеристики кодирования/декодирования, являются, главным образом, матрица ядра и подматрица D. строка и столбец добавляются, основываясь на матрице ядра, чтобы формировать соответствующие части C, D и E, так что могут быть получены различные кодовые скорости.

[0134] Количество столбцов подматрицы D является суммой количеств столбцов подматриц A и B, и количество строк подматрицы D, главным образом, связано с кодовой скоростью. Базовый граф 30a и KB=22 использованы в качестве примера. В этом случае, соответствующее количество столбцов mD подматрицы D равно (nA+mA)=27 столбцов. Если кодовая скорость, поддерживаемая LDPC кодом, равна Rm, размер базового графа или базовой матрицы LDPC кода равен m×n, где n=nA/Rm+p и m=n-nA= nA/Rm+p-nA. Если самая низкая кодовая скорость Rm=1/5, количество встроенных выколотых столбцов p=2, и базовый граф 30a используется в качестве примера, n=112, m=90, и максимальное значение количества строк mD подматрицы D может быть m-mA=90-5=85, то есть 0≤mD≤85.

[0135] Количество столбцов подматрицы D является тем же самым, что и количество столбцов подматрицы A, то есть когда подматрица A имеет 22 столбца, подматрица D также имеет соответствующие 22 столбца, и когда подматрица A имеет 16 столбцов, подматрица D также имеет соответствующие 16 столбцов.

[0136] Для удобства описания, может быть определена матрица F, размер которой соответствует 85 строкам и 27 столбцам. В этом случае, подматрица D может включать в себя mD строк и 27 столбцов или mD строк и 21 столбец матрицы F и составлять базовый граф LDPC кода вместе с подматрицами A и B и подматрицами C и E в соответствующих размерах. В базовом графе 30a, когда mD=85 и подматрица A имеет 27 столбцов, размер подматрицы D составляет, соответственно, 85 строк и 27 столбцов, то есть подматрица D является матрицей F, и соответствующая кодовая скорость, поддерживаемая LDPC кодом, равна 22/110=1/5. Можно видеть, что матрица, составленная 5-й строкой по 89-ю строку и 0-ым столбцом по 26-й столбец в базовом графе 30a, является матрицей F.

[0137] Весами строк матрицы F, показанной в графе 30a, являются последовательно 5, 7, 7, 7, 6, 6, 6, 6, 6, 5, 6, 5, 4, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 4, 3, 5, 4, 3, 4, 3, 3, 3, 4, 3, 3, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 2, 2, 3, 3, 3, 3, 3, 3, 3, 2, 3, 2, 3, 3, 3, 3, 3, 2, 3, 3, 3, 2, 3, 3, 3, 4, 3, 3, 2, 3, 2, 3, 3, 3, 4, 3, 3.

[0138] Поскольку подматрица E является единичной матрицей, вес каждой строки в базовом графе 30a равен весу строки каждой строки матрицы F плюс 1.

[0139] Следует отметить, что, в базовом графе и базовой матрице LDPC кода, строки могут быть взаимозаменяемыми и столбцы могут также быть взаимозаменяемыми.

[0140] Для подматрицы D при каждой кодовой скорости, от 1 до 2 ненулевых элементов или от 1 до 2 нулевых элементов в каждой строке могут быть модифицированы, не оказывая влияния на рабочие характеристики подматрицы D.

[0141] Базовая матрица 30c, показанная на фиг. 3c, является примером базовой матрицы базового графа 30a. Ненулевой элемент в i-й строке и j-м столбце в базовом графе 30a находится в том же самом местоположении, что и ненулевой элемент в базовой матрице 30c, и значение является значением сдвига Pi,j. Подматрица D включает в себя mD строк матрицы сдвига матрицы F. Для базовой матрицы 30c, показанной на фиг. 3c, mD=85. Значение mD может быть выбрано в соответствии с различными кодовыми скоростями, и 22 столбца или 16 столбцов выбираются в соответствии с KB. Матрица сдвига, соответствующая подматрице D, является матрицей сдвига матрицы F. Здесь, матрица сдвига матрицы F является матрицей, полученной путем замены ненулевого элемента в i-й строке и j-м столбце матрицы F значением сдвига Pi,j, и нулевой элемент представлен как -1 или нуль в матрице сдвига.

[0142] Значение а может быть определено на основе Z, и может быть использована базовая матрица, соответствующая значению a.

[0143] Если значение а равно 8, матрица сдвига матрицы F может быть представлена как 3c-1.

[0144] Если значение а равно 9, матрица сдвига матрицы F может быть представлена как 3c-2.

[0145] Если значение а равно 10, матрица сдвига матрицы F может быть представлена как 3c-3.

[0146] Если значение а равно 11, матрица сдвига матрицы F может быть представлена как 3c-4.

[0147] Если значение а равно 12, матрица сдвига матрицы F может быть представлена как 3c-5.

[0148] Если значение а равно 13, матрица сдвига матрицы F может быть представлена как 3c-6.

[0149] Если значение а равно 14, матрица сдвига матрицы F может быть представлена как 3c-7.

[0150] Если значение а равно 15, матрица сдвига матрицы F может быть представлена как 3c-8.

[0151] Когда подматрица D базовой матрицы 30c заменяется mD строками каждой из вышеуказанных матриц сдвига матрицы F, то могут быть получены базовые матрицы, которые имеют различные кодовые скорости и являются соответствующими базовому графу 30a. Если mD=85 и KB=22, часть матрицы, составленная из 5-й строки по 89-ю строку и 0-го столбца по 26-й столбец базовой матрицы 30c, заменяется каждой матрицей сдвига матрицы F, и может быть получена каждая базовая матрица, размер которой соответствует 90 строкам и 112 столбцам, и которая является соответствующей базовому графу 30a. В этом случае, кодовая скорость равна 1/5. Если mD=71 и KB=16, часть матрицы, составленная из 5-й строки по 75-ю строку и 0-го столбца по 16-й столбец базовой матрицы 30c, заменяется первыми 16 столбцами и первыми 71 строками каждой матрицы сдвига матрицы F, 0-я по 4-ю строки и 0-й по 15-й столбцы подматрицы базовой матрицы 30c выбираются в качестве матрицы сдвига подматрицы A, и затем матрица сдвига подматрицы A объединяется с матрицей сдвига подматрицы B, матрицей сдвига, которая относится к подматрице C и которая имеет пять строк и 71 столбец, и матрицей сдвига, которая относится к подматрице E и которая имеет 71 строку и 71 столбец, так что может быть получена каждая базовая матрица, которая соответствует базовому графу и у которой кодовая скорость равна 1/5.

[0152] Фиг. 4a показывает пример базового графа 40a LDPC кода. Числа от 0 до 126 в самой верхней строке на фигуре представляют номера столбцов, и числа от 0 до 116 в крайнем левом столбце представляют номера строк.

[0153] Подматрица A соответствует системным битам, имеет размер четырех строк и 10 столбцов и составлена из элементов 0-й строки по 3-ю строку и 0-го столбца по 9-й столбец в базовом графе 40a.

[0154] Подматрица B соответствует битам проверки, имеет размер четырех строк и четырех столбцов и составлена из элементов 0-й строки по 3-ю строку и 10-го столбца по 13-й столбец в базовом графе 40a.

[0155] Подматрица A и подматрица B составляют часть матрицы ядра базового графа 40a LDPC кода, то есть составляют матрицу с четырьмя строками и 14 столбцами и могут быть использованы для кодирования высокой кодовой скорости.

[0156] Подматрица A может включать в себя два столбца встроенных выколотых битов. После выкалывания, кодовая скорость, которая может поддерживаться матрицей ядра, равна 10/(14-2)=5/6.

[0157] Подматрица B включает в себя один столбец с весом столбца, равным 3, то есть вес столбца 0-го столбца подматрицы B (10-го столбца матрицы ядра) равен 3, и с 1-го по 2-й столбцы (с 11-го по 12-й столбец матрицы ядра) и с 0-й по 3-ю строку подматрицы B являются бидиагональной структурой. Подматрица B включает в себя один столбец с единичным весом столбца, и в подматрице B, как вес строки последней строки (3-й строки), так и вес столбца последнего столбца (3-го столбца подматрицы B, 13-го столбца матрицы ядра) равны 1.

[0158] Матрица ядра в базовом графе 40a включает в себя одну строку, вес которой равен 3, и три строки, веса которых равны 12. То есть значения весов строк матрицы ядра, составленной из подматрицы A и подматрицы B, равны соответственно 12, 12, 12 и 3. Следует отметить, что порядок строк матрицы ядра является взаимозаменяемым. Например, 0-я строка является взаимозаменяемой с 2-й строкой, и 1-я строка является взаимозаменяемой с 3-й строкой. Строка, вес которой равен 3, может быть представлена как 3-ья строка и с 0-го по 13-й столбцы матрицы ядра в базовом графе 40a. Строки, веса которых равны 12, могут быть отдельно 0-й строкой, 1-й строкой или 2-й строкой и с 0-го по 13-й столбцы матрицы ядра в базовом графе 40a. Порядок строк может быть взаимозаменяемым, и порядок столбцов может также быть взаимозаменяемым, и это не влияет на рабочие характеристики кодирования/декодирования.

[0159] В общем, для данного базового графа или базовой матрицы LDPC кода, несколько модификаций на элементах матрицы оказывают допустимое влияние на рабочие характеристики. Для матрицы ядра в базовом графе 40a выполнено несколько модификаций, например, вес одной строки матрицы ядра сделан большим или равным 1 и меньшим или равным 5, и веса оставшихся трех строк, каждый, больше или равны 10 и меньше или равны 13, так что относительно малое влияние оказывается на рабочие характеристики.

[0160] Для поддержки различных длин блока, LDPC код требует различных коэффициентов поднятия Z. Например, коэффициент поднятия Z может включать в себя один или несколько в наборе коэффициентов поднятия. Набор поддерживаемых коэффициентов поднятия, соответствующий {8:1:16} υ {16:2:32} υ {32:4:64} υ {64:8:128} υ {128:16:256} υ {256:32:384}, используется в качестве примера.

[0161] Чтобы гарантировать рабочие характеристики LDPC кода для различных длин блока, базовые матрицы, соответствующие различным коэффициентам поднятия Z, могут быть соответственно использованы на основе различных коэффициентов поднятия Z. Фиг. 4b показывает пример множества базовых матриц матрицы ядра в базовом графе 40a. Базовые матрицы получаются на основе матрицы ядра в базовом графе 40a и коэффициента поднятия Z. Ненулевой элемент в i-й строке и j-м столбце в базовом графе 40a является значением сдвига в i-й строке и j-м столбце базовой матрицы. Нулевой элемент в базовом графе 40a представлен как -1 или нуль в матрице сдвига. Аналогичным образом, строки базовой матрицы могут быть взаимозаменяемыми, и столбцы могут также быть взаимозаменяемыми.

[0162] Коэффициент поднятия может быть представлена как Z=a⋅2n, где a является любым целым числом от 8 до 15, и используется базовая матрица, соответствующая значению а.

[0163] Если значение а равно 8, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-1 на фиг. 4b.

[0164] Если значение а равно 9, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-2 на фиг. 4b.

[0165] Если значение а равно 10, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-3 на фиг. 4b.

[0166] Если значение а равно 11, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-4 на фиг. 4b.

[0167] Если значение а равно 12, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-5 на фиг. 4b.

[0168] Если значение а равно 13, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-6 на фиг. 4b.

[0169] Если значение а равно 14, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-7 на фиг. 4b.

[0170] Если значение а равно 15, часть, которая находится в базовой матрице в базовом графе 40a и соответствует подматрице A и подматрице B, может быть представлена как базовая матрица 40b-8 на фиг. 4b.

[0171] Для получения гибких кодовых скоростей, подматрица C, подматрица D и подматрица E в соответствующих размерах могут добавляться, основываясь на матрице ядра, чтобы получать различные кодовые скорости. Подматрица C является нулевой матрицей, подматрица является единичной матрицей, размеры подматриц, главным образом, определяются в соответствии с кодовой скоростью, и структуры являются относительно фиксированными. Поэтому части, которые влияют на рабочие характеристики кодирования/декодирования, являются, главным образом, матрицей ядра и подматрицей D. Строка и столбец добавляются, основываясь на матрице ядра, чтобы сформировать соответствующие части C, D и E, так что могут быть получены различные кодовые скорости.

[0172] Количество столбцов подматрицы D является суммой количеств столбцов подматриц A и B, количество строк подматрицы D, главным образом, связано с кодовой скоростью. Базовый граф 40a используется в качестве примера. В этом случае, соответствующее количество столбцов mD подматрицы D равно (nA+mA)=14 столбцов. Если кодовая скорость, поддерживаемая LDPC кодом, равна Rm, размер базового графа или базовой матрицы LDPC кода равен m×n, где n=nA/Rm+p и m=n-nA=nA/Rm+p-nA. Если самая низкая кодовая скорость Rm=0,08, количество встроенных выколотых столбцов p=2, и базовый граф 40a используется в качестве примера, n=127, m=117, и максимальное значение количества строк mD подматрицы D может быть m-mA=117-4=113, то есть 0≤mD≤113.

[0173] Для удобства описания, может быть определена матрица F, размер которой составляет 113 строк и 14 столбцов. В этом случае, подматрица D может включать в себя mD строк матрицы F и составлять базовый граф LDPC кода с кодовой скоростью 10/(12+mD) вместе с подматрицами A и B и подматрицами C и E в соответствующих размерах. В базовом графе 40a, когда mD=113, размер подматрицы D соответственно составляет 113 строк и 14 столбцов, то есть подматрица D является матрицей F, и соответствующая кодовая скорость, поддерживаемая LDPC кодом, равна 10/125=0,08. Можно видеть, что матрица, составленная из 4-й строки по 116-ю строку и 0-го столбца по 13-й столбец в базовом графе 40a, является матрицей F.

[0174] Весами строк матрицы F, показанной в графе 40a, являются последовательно 5, 4, 5, 4, 5, 4, 4, 4, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 4, 3, 3, 3, 3, 3, 3, 3, 3, 2, 3, 3, 2, 4, 3, 3, 3, 3, 2, 4, 2, 3, 4, 2, 4, 2, 4, 2, 2, 5, 2, 4, 3, 2, 6, 2, 3, 3, 2, 4, 2, 5, 2, 5, 2, 6, 2, 3, 3, 3, 2, 5, 2, 3, 4, 2, 6, 2, 5, 2, 5, 4, 3, 3, 2, 4, 4, 2, 3, 2, 6, 2, 3, 3, 4, 2, 2, 6, 2, 3.

[0175] Поскольку подматрица E является единичной матрицей, вес каждой строки в базовом графе 40a равен весу строки каждой строки матрицы F плюс 1.

[0176] Если mD=13, размер подматрицы D в базовом графе LDPC кода соответствует 13 строкам и 14 столбцам, и подматрица D может быть составлена из матрицы с 0-й по 12-ю строками, то есть с 4-й строки по 16-ю строку в базовом графе 40a и с 0-го столбца по 13-й столбец матрицы F в базовом графе 40a, и соответствующая кодовая скорость, поддерживаемая LDPC кодом, равна 10/25=0,4. То есть при этой кодовой скорости, базовый граф LDPC кода соответствует части матрицы, составленной из 0-й строки по 12-ю строку и 0-го столбца по 13-й столбец в базовом графе 40a. Подматрица E является единичной матрицей с 13 строками и 13 столбцами, и подматрица C является нулевой матрицей с четырьмя строками и 13 столбцами.

[0177] Если mD=18, размер подматрицы D в базовом графе LDPC кода соответствует 18 строкам и 14 столбцам, и подматрица D может быть составлена из матрицы с 0-й по 17-ю строками, то есть с 4-й строки по 21-ю строку в базовом графе 40a и 0-ым столбцом по 13-й столбец матрицы F в базовом графе 40a, и соответствующая кодовая скорость, поддерживаемая LDPC кодом, равна 10/30=1/3. То есть при этой кодовой скорости, базовый граф LDPC кода соответствует части матрицы, составленной из 0-й строки по 21-ю строку и 0-го столбца по 31-й столбец в базовом графе 40a. Подматрица E является единичной матрицей с 18 строками и 18 столбцами, и подматрица C является нулевой матрицей с четырьмя строками и 18 столбцами.

[0178] Остальное может быть выведено по аналогии и не описывается отдельно.

[0179] Следует отметить, что, в базовом графе и базовой матрице LDPC кода, строки могут быть взаимозаменяемыми, и столбцы могут также быть взаимозаменяемыми.

[0180] Для подматрицы D в каждой кодовой скорости, от 1 до 2 ненулевых элементов или от 1 до 2 нулевых элементов в каждой строке могут быть модифицированы, не оказывая влияния на рабочие характеристики подматрицы D.

[0181] Как показано на фиг. 4c, базовая матрица 40c является примером базовой матрицы в базовом графе 40a. Ненулевой элемент в i-й строке и j-м столбце в базовом графе 40a находится в том же самом местоположении, что и ненулевой элемент в базовой матрице 30c, и значение равно значению сдвига Pi,j. Подматрица D включает в себя mD строк матрицы сдвига матрицы F. Для базовой матрицы 40c, показанной на фиг. 4c, mD=41, и значение mD может быть выбрано в соответствии с различными кодовыми скоростями. Матрица сдвига, соответствующая подматрице D, является матрицей сдвига матрицы F. Здесь, матрица сдвига матрицы F является матрицей, полученной путем замены ненулевого элемента в i-й строке и j-м столбце матрицы F значением сдвига Pi,j, и нулевой элемент представлен как -1 или нуль в матрице сдвига.

[0182] Если значение а равно 8, матрица сдвига матрицы F может быть представлена как 4c-1.

[0183] Если значение а равно 9, матрица сдвига матрицы F может быть представлена как 4c-2.

[0184] Если значение а равно 10, матрица сдвига матрицы F может быть представлена как 4c-3.

[0185] Если значение а равно 11, матрица сдвига матрицы F может быть представлена как 4c-4.

[0186] Если значение а равно 12, матрица сдвига матрицы F может быть представлена как 4c-5.

[0187] Если значение а равно 13, матрица сдвига матрицы F может быть представлена как 4c-6.

[0188] Если значение а равно 14, матрица сдвига матрицы F может быть представлена как 4c-7.

[0189] Если значение а равно 15, матрица сдвига матрицы F может быть представлена как 4c-8.

[0190] Когда подматрица D в базовой матрице 40c заменяется mD строками каждой из вышеописанных матриц сдвига матрицы F, могут быть получены базовые матрицы, которые имеют различные кодовые скорости и которые соответствуют базовому графу 40a. Если mD=113, часть матрицы, составленная из 4-й строки по 116-ю строку и 0-го столбца по 13-й столбец базовой матрицы 40c, заменяется каждой матрицей сдвига матрицы F, и может быть получена каждая базовая матрица, которая соответствует базовому графу 40a и размер которой соответствует 117 строкам и 126 столбцам. В этом случае, кодовая скорость равна 0.08.

[0191] Способ кодирования, обеспеченный в варианте осуществления настоящего изобретения, включает в себя: кодирование информационной битовой последовательности с использованием LDPC матрицы. Базовый граф LDPC матрицы может быть любым базовым графом из вышеописанных примеров, и базовая матрица HB LDPC матрицы может быть любой базовой матрицей из вышеописанных примеров.

[0192] Дополнительно, способ дополнительно включает в себя: определение коэффициента поднятия Z.

[0193] Например, значение коэффициента поднятия Z может быть определено в соответствии с длиной K информационной битовой последовательности. Информационная битовая последовательность иногда упоминается как кодовый блок (code block) и может быть получена путем выполнения разделения на кодовые блоки на транспортном блоке. Если длина информационной битовой последовательности равна K, минимальное значение, которое удовлетворяет 22×Z≥K, может быть определено во множестве коэффициентов поднятия, определенных в системе. Например, если K=3800 и коэффициенты поднятия, определенные в системе, включают в себя 16, 18, 20, 22, 24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352 и 384, может быть определено, что Z равен 176. Следует отметить, что это является только примером и не используется в качестве ограничения.

[0194] В другом примере, набор поддерживаемых коэффициентов поднятия соответствует {8:1:16} υ {16:2:32} υ {32:4:64} υ {64:8:128} υ {128:16:256} υ {256:32:384}, и исходный коэффициент поднятия Zorig может быть получен в соответствии с Zorig=⎡K/KB⎤, где ⎡ ⎤ указывает округление, и K является длиной информационной битовой последовательности. Восемь минимальных значений, больших или равных Zorig, выбираются из набора поддерживаемых коэффициентов поднятия и обозначаются как Z0, Z1,…, Z7 в восходящем порядке. ΔZ выбирается из набора {Z0-Zorig, Z1-Zorig,…, Z7-Zorig} в соответствии со значением ΔZ index.

[0195] Когда ΔZ index=1, выбирается ΔZ=Zi-Zorig, и фактически используемым коэффициентом поднятия является Z=Zorig+ΔZ.

[0196] Для базового графа или базовой матрицы, используемых на фиг. 3a, фиг. 3b и фиг. 3c, если KB=22, Z может быть определен в соответствии с Таблицей 1. Параметры в каждом столбце в параметрах вычисления могут быть получены с помощью справочной таблицы или могут быть вычислены в соответствии с Zorig и ΔZ index.

Таблица 1

Zorig ΔZ index
(3 бита)
Параметр вычисления
ΔZ Z=Zorig+ΔZ a Диапазон K
30 2 6 36 9 640-660
31 1 5 36 9 661-682
32 1 4 36 9 683-704
33 2 11 44 11 705-726
34 2 10 44 11 727-748
35 2 9 44 11 749-770
36 2 8 44 11 771-792
37 1 7 44 11 793-814
38 1 6 44 11 815-836
39 1 5 44 11 837-858
40 4 16 56 14 859-880
41 0 3 44 11 881-902
42 2 10 52 13 903-924
43 3 13 56 14 925-946
44 3 12 56 14 947-968
45 2 11 56 14 969-990
46 2 10 56 14 991-1012
47 2 9 56 14 1013-1034
48 2 8 56 14 1035-1056
49 1 7 56 14 1057-1078
50 1 6 56 14 1079-1100
51 1 5 56 14 1101-1122
52 0 4 56 14 1123-1144
53 0 3 56 14 1145-1166
54 1 6 60 15 1167-1188
55 1 5 60 15 1189-1210
56 1 4 60 15 1211-1232
57 1 7 64 8 1233-1254
58 2 14 72 9 1255-1276
59 2 13 72 9 1277-1298
60 2 12 72 9 1299-1320
61 0 3 64 8 1321-1342
62 0 2 64 8 1343-1364
63 1 9 72 9 1365-1386
64 1 8 72 9 1387-1408
65 0 7 72 9 1409-1430
66 0 6 72 9 1431-1452
67 0 5 72 9 1453-1474
68 1 12 80 10 1475-1496
69 1 11 80 10 1497-1518
70 1 10 80 10 1519-1540
71 1 9 80 10 1541-1562
72 1 8 80 10 1563-1584
73 1 15 88 11 1585-1606
74 0 6 80 10 1607-1628
75 0 5 80 10 1629-1650
76 1 12 88 11 1651-1672
77 0 3 80 10 1673-1694
78 0 2 80 10 1695-1716
79 1 9 88 11 1717-1738
80 1 8 88 11 1739-1760
81 1 15 96 12 1761-1782
82 1 14 96 12 1783-1804
83 1 13 96 12 1805-1826
84 1 12 96 12 1827-1848
85 1 11 96 12 1849-1870
86 1 10 96 12 1871-1892
87 1 9 96 12 1893-1914
88 1 8 96 12 1915-1936
89 2 23 112 14 1937-1958
90 0 6 96 12 1959-1980
91 0 5 96 12 1981-2002
92 2 20 112 14 2003-2024
93 2 19 112 14 2025-2046
94 2 18 112 14 2047-2068
95 3 25 120 15 2069-2090
96 3 24 120 15 2091-2112
97 2 23 120 15 2113-2134
98 2 22 120 15 2135-2156
99 2 21 120 15 2157-2178
100 2 20 120 15 2179-2200
101 2 19 120 15 2201-2222
102 2 18 120 15 2223-2244
103 1 17 120 15 2245-2266
104 1 16 120 15 2267-2288
105 1 15 120 15 2289-2310
106 2 22 128 8 2311-2332
107 2 21 128 8 2333-2354
108 2 20 128 8 2355-2376
109 1 11 120 15 2377-2398
110 1 10 120 15 2399-2420
111 1 9 120 15 2421-2442
112 0 8 120 15 2443-2464
113 0 7 120 15 2465-2486
114 0 6 120 15 2487-2508
115 1 13 128 8 2509-2530
116 1 12 128 8 2531-2552
117 1 11 128 8 2553-2574
118 1 10 128 8 2575-2596
119 1 9 128 8 2597-2618
120 1 8 128 8 2619-2640
121 0 7 128 8 2641-2662
122 0 6 128 8 2663-2684
123 0 5 128 8 2685-2706
124 2 36 160 10 2707-2728
125 2 35 160 10 2729-2750
126 2 34 160 10 2751-2772
127 2 33 160 10 2773-2794
128 2 32 160 10 2795-2816
129 1 31 160 10 2817-2838
130 1 30 160 10 2839-2860
131 1 29 160 10 2861-2882
132 1 28 160 10 2883-2904
133 1 27 160 10 2905-2926
134 1 26 160 10 2927-2948
135 1 25 160 10 2949-2970
136 1 24 160 10 2971-2992
137 1 23 160 10 2993-3014
138 0 6 144 9 3015-3036
139 0 5 144 9 3037-3058
140 0 4 144 9 3059-3080
141 1 19 160 10 3081-3102
142 1 18 160 10 3103-3124
143 1 17 160 10 3125-3146
144 0 16 160 10 3147-3168
145 0 15 160 10 3169-3190
146 0 14 160 10 3191-3212
147 0 13 160 10 3213-3234
148 0 12 160 10 3235-3256
149 0 11 160 10 3257-3278
150 0 10 160 10 3279-3300
151 0 9 160 10 3301-3322
152 0 8 160 10 3323-3344
153 2 39 192 12 3345-3366
154 2 38 192 12 3367-3388
155 2 37 192 12 3389-3410
156 2 36 192 12 3411-3432
157 2 35 192 12 3433-3454
158 2 34 192 12 3455-3476
159 2 33 192 12 3477-3498
160 2 32 192 12 3499-3520
161 2 47 208 13 3521-3542
162 2 46 208 13 3543-3564
163 2 45 208 13 3565-3586
164 1 28 192 12 3587-3608
165 1 27 192 12 3609-3630
166 1 26 192 12 3631-3652
167 1 25 192 12 3653-3674
168 1 24 192 12 3675-3696
169 1 23 192 12 3697-3718
170 2 38 208 13 3719-3740
171 2 37 208 13 3741-3762
172 2 36 208 13 3763-3784
173 1 19 192 12 3785-3806
174 1 18 192 12 3807-3828
175 1 17 192 12 3829-3850
176 1 32 208 13 3851-3872
177 1 31 208 13 3873-3894
178 1 30 208 13 3895-3916
179 1 29 208 13 3917-3938
180 1 28 208 13 3939-3960
181 1 27 208 13 3961-3982
182 1 26 208 13 3983-4004
183 1 25 208 13 4005-4026
184 1 24 208 13 4027-4048
185 1 23 208 13 4049-4070
186 1 22 208 13 4071-4092
187 1 21 208 13 4093-4114
188 2 36 224 14 4115-4136
189 2 35 224 14 4137-4158
190 2 34 224 14 4159-4180
191 1 17 208 13 4181-4202
192 1 16 208 13 4203-4224
193 1 31 224 14 4225-4246
194 1 30 224 14 4247-4268
195 1 29 224 14 4269-4290
196 0 12 208 13 4291-4312
197 0 11 208 13 4313-4334
198 0 10 208 13 4335-4356
199 1 25 224 14 4357-4378
200 1 24 224 14 4379-4400
201 1 23 224 14 4401-4422
202 0 6 208 13 4423-4444
203 0 5 208 13 4445-4466
204 0 4 208 13 4467-4488
205 1 19 224 14 4489-4510
206 1 18 224 14 4511-4532
207 1 17 224 14 4533-4554
208 1 32 240 15 4555-4576
209 1 31 240 15 4577-4598
210 1 30 240 15 4599-4620
211 1 29 240 15 4621-4642
212 1 28 240 15 4643-4664
213 1 27 240 15 4665-4686
214 0 10 224 14 4687-4708
215 0 9 224 14 4709-4730
216 0 8 224 14 4731-4752
217 1 23 240 15 4753-4774
218 1 22 240 15 4775-4796
219 1 21 240 15 4797-4818
220 0 4 224 14 4819-4840
221 0 3 224 14 4841-4862
222 0 2 224 14 4863-4884
223 1 17 240 15 4885-4906
224 1 16 240 15 4907-4928
225 0 15 240 15 4929-4950
226 0 14 240 15 4951-4972
227 0 13 240 15 4973-4994
228 1 28 256 8 4995-5016
229 1 27 256 8 5017-5038
230 1 26 256 8 5039-5060
231 1 25 256 8 5061-5082
232 1 24 256 8 5083-5104
233 1 23 256 8 5105-5126
234 1 22 256 8 5127-5148
235 1 21 256 8 5149-5170
236 1 20 256 8 5171-5192
237 1 19 256 8 5193-5214
238 1 18 256 8 5215-5236
239 1 17 256 8 5237-5258
240 0 16 256 8 5259-5280
241 0 15 256 8 5281-5302
242 0 14 256 8 5303-5324
243 0 13 256 8 5325-5346
244 0 12 256 8 5347-5368
245 0 11 256 8 5369-5390
246 0 10 256 8 5391-5412
247 0 9 256 8 5413-5434
248 0 8 256 8 5435-5456
249 1 39 288 9 5457-5478
250 1 38 288 9 5479-5500
251 1 37 288 9 5501-5522
252 1 36 288 9 5523-5544
253 1 35 288 9 5545-5566
254 1 34 288 9 5567-5588
255 0 1 256 8 5589-5610
256 0 0 256 8 5611-5632
257 0 31 288 9 5633-5654
258 0 30 288 9 5655-5676
259 0 29 288 9 5677-5698
260 0 28 288 9 5699-5720
261 0 27 288 9 5721-5742
262 0 26 288 9 5743-5764
263 0 25 288 9 5765-5786
264 0 24 288 9 5787-5808
265 0 23 288 9 5809-5830
266 0 22 288 9 5831-5852
267 0 21 288 9 5853-5874
268 0 20 288 9 5875-5896
269 0 19 288 9 5897-5918
270 0 18 288 9 5919-5940
271 0 17 288 9 5941-5962
272 0 16 288 9 5963-5984
273 0 15 288 9 5985-6006
274 0 14 288 9 6007-6028
275 0 13 288 9 6029-6050
276 0 12 288 9 6051-6072
277 0 11 288 9 6073-6094
278 0 10 288 9 6095-6116
279 0 9 288 9 6117-6138
280 0 8 288 9 6139-6160
281 0 7 288 9 6161-6182
282 0 6 288 9 6183-6204
283 0 5 288 9 6205-6226
284 0 4 288 9 6227-6248
285 0 3 288 9 6249-6270
286 0 2 288 9 6271-6292
287 0 33 320 10 6293-6314
288 0 32 320 10 6315-6336
289 0 31 320 10 6337-6358
290 0 30 320 10 6359-6380
291 0 29 320 10 6381-6402
292 0 28 320 10 6403-6424
293 0 27 320 10 6425-6446
294 0 26 320 10 6447-6468
295 0 25 320 10 6469-6490
296 0 24 320 10 6491-6512
297 0 23 320 10 6513-6534
298 0 22 320 10 6535-6556
299 0 21 320 10 6557-6578
300 0 20 320 10 6579-6600
301 0 19 320 10 6601-6622
302 0 18 320 10 6623-6644
303 0 17 320 10 6645-6666
304 0 16 320 10 6667-6688
305 0 15 320 10 6689-6710
306 0 14 320 10 6711-6732
307 0 13 320 10 6733-6754
308 0 12 320 10 6755-6776
309 0 11 320 10 6777-6798
310 0 10 320 10 6799-6820
311 0 9 320 10 6821-6842
312 0 8 320 10 6843-6864
313 0 7 320 10 6865-6886
314 0 6 320 10 6887-6908
315 0 5 320 10 6909-6930
316 0 4 320 10 6931-6952
317 0 3 320 10 6953-6974
318 0 2 320 10 6975-6996
319 0 1 320 10 6997-7018
320 0 0 320 10 7019-7040
321 0 31 352 11 7041-7062
322 0 30 352 11 7063-7084
323 0 29 352 11 7085-7106
324 0 28 352 11 7107-7128
325 0 27 352 11 7129-7150
326 0 26 352 11 7151-7172
327 0 25 352 11 7173-7194
328 0 24 352 11 7195-7216
329 0 23 352 11 7217-7238
330 0 22 352 11 7239-7260
331 0 21 352 11 7261-7282
332 0 20 352 11 7283-7304
333 0 19 352 11 7305-7326
334 0 18 352 11 7327-7348
335 0 17 352 11 7349-7370
336 0 16 352 11 7371-7392
337 0 15 352 11 7393-7414
338 0 14 352 11 7415-7436
339 0 13 352 11 7437-7458
340 0 12 352 11 7459-7480
341 0 11 352 11 7481-7502
342 0 10 352 11 7503-7524
343 0 9 352 11 7525-7546
344 0 8 352 11 7547-7568
345 0 7 352 11 7569-7590
346 0 6 352 11 7591-7612
347 0 5 352 11 7613-7634
348 0 4 352 11 7635-7656
349 0 3 352 11 7657-7678
350 0 2 352 11 7679-7700
351 0 33 384 12 7701-7722
352 0 32 384 12 7723-7744
353 0 31 384 12 7745-7766
354 0 30 384 12 7767-7788
355 0 29 384 12 7789-7810
356 0 28 384 12 7811-7832
357 0 27 384 12 7833-7854
358 0 26 384 12 7855-7876
359 0 25 384 12 7877-7898
360 0 24 384 12 7899-7920
361 0 23 384 12 7921-7942
362 0 22 384 12 7943-7964
363 0 21 384 12 7965-7986
364 0 20 384 12 7987-8008
365 0 19 384 12 8009-8030
366 0 18 384 12 8031-8052
367 0 17 384 12 8053-8074
368 0 16 384 12 8075-8096
369 0 15 384 12 8097-8118
370 0 14 384 12 8119-8140
371 0 13 384 12 8141-8162
372 0 12 384 12 8163-8184
373 0 11 384 12 8185-8206
374 0 10 384 12 8207-8228
375 0 9 384 12 8229-8250
376 0 8 384 12 8251-8272
377 0 7 384 12 8273-8294
378 0 6 384 12 8295-8316
379 0 5 384 12 8317-8338
380 0 4 384 12 8339-8360
381 0 3 384 12 8361-8382
382 0 2 384 12 8383-8404
383 0 1 384 12 8405-8426
384 0 0 384 12 8427-8448

[0197] Для базового графа или базовой матрицы, используемых на фиг. 3a, фиг. 3b и фиг. 3c, если KB=16, Z может быть определен в соответствии с Таблицей 2. Параметры в каждом столбце в параметрах вычисления могут быть получены с помощью справочной таблицы или могут быть вычислены в соответствии с Zorig и ΔZ index.

Таблица 2

Zorig ΔZ index
(3 бита)
Параметр вычисления
ΔZ Z=Zorig+ΔZ A Диапазон K
3 1 6 9 9 40-48
4 3 7 11 11 49-64
5 1 4 9 9 65-80
6 5 7 13 13 81-96
7 5 6 13 13 97-112
8 4 4 12 12 113-128
9 7 7 16 8 129-144
10 7 8 18 9 145-160
11 4 4 15 15 161-176
12 7 10 22 11 177-192
13 6 9 22 11 193-208
14 5 8 22 11 209-224
15 4 7 22 11 225-240
16 5 10 26 13 241-256
17 5 11 28 14 257-272
18 6 12 30 15 273-288
19 4 9 28 14 289-304
20 5 10 30 15 305-320
21 5 11 32 8 321-336
22 7 18 40 10 337-352
23 6 17 40 10 353-368
24 5 12 36 9 369-384
25 4 11 36 9 385-400
26 5 14 40 10 401-416
27 4 13 40 10 417-432
28 4 12 40 10 433-448
29 7 27 56 14 449-464
30 7 26 56 14 465-480
31 3 13 44 11 481-496
32 6 24 56 14 497-512
33 3 15 48 12 513-528
34 7 30 64 8 529-544
35 7 29 64 8 545-560
36 2 8 44 11 561-576
37 7 35 72 9 577-592
38 4 18 56 14 593-608
39 4 17 56 14 609-624
40 4 16 56 14 625-640
41 4 19 60 15 641-656
42 4 18 60 15 657-672
43 5 21 64 8 673-688
44 5 20 64 8 689-704
45 7 43 88 11 705-720
46 6 34 80 10 721-736
47 5 25 72 9 737-752
48 5 24 72 9 753-768
49 7 47 96 12 769-784
50 4 22 72 9 785-800
51 4 21 72 9 801-816
52 7 44 96 12 817-832
53 5 35 88 11 833-848
54 6 42 96 12 849-864
55 6 41 96 12 865-880
56 4 24 80 10 881-896
57 4 31 88 11 897-912
58 4 30 88 11 913-928
59 4 29 88 11 929-944
60 4 28 88 11 945-960
61 3 27 88 11 961-976
62 4 34 96 12 977-992
63 4 33 96 12 993-1008
64 4 32 96 12 1009-1024
65 5 47 112 14 1025-1040
66 5 46 112 14 1041-1056
67 3 29 96 12 1057-1072
68 3 28 96 12 1073-1088
69 3 27 96 12 1089-1104
70 3 26 96 12 1105-1120
71 5 41 112 14 1121-1136
72 5 40 112 14 1137-1152
73 4 39 112 14 1153-1168
74 4 38 112 14 1169-1184
75 1 13 88 11 1185-1200
76 1 12 88 11 1201-1216
77 4 35 112 14 1217-1232
78 4 34 112 14 1233-1248
79 4 33 112 14 1249-1264
80 4 32 112 14 1265-1280
81 2 23 104 13 1281-1296
82 2 22 104 13 1297-1312
83 2 21 104 13 1313-1328
84 2 20 104 13 1329-1344
85 2 19 104 13 1345-1360
86 2 18 104 13 1361-1376
87 1 9 96 12 1377-1392
88 1 8 96 12 1393-1408
89 2 23 112 14 1409-1424
90 2 22 112 14 1425-1440
91 7 85 176 11 1441-1456
92 7 84 176 11 1457-1472
93 1 11 104 13 1473-1488
94 1 10 104 13 1489-1504
95 5 49 144 9 1505-1520
96 5 48 144 9 1521-1536
97 4 47 144 9 1537-1552
98 4 46 144 9 1553-1568
99 4 45 144 9 1569-1584
100 4 44 144 9 1585-1600
101 4 43 144 9 1601-1616
102 4 42 144 9 1617-1632
103 1 9 112 14 1633-1648
104 1 8 112 14 1649-1664
105 4 55 160 10 1665-1680
106 4 54 160 10 1681-1696
107 0 5 112 14 1697-1712
108 0 4 112 14 1713-1728
109 3 35 144 9 1729-1744
110 3 34 144 9 1745-1760
111 3 33 144 9 1761-1776
112 3 32 144 9 1777-1792
113 2 31 144 9 1793-1808
114 2 30 144 9 1809-1824
115 4 61 176 11 1825-1840
116 4 60 176 11 1841-1856
117 2 27 144 9 1857-1872
118 2 26 144 9 1873-1888
119 2 25 144 9 1889-1904
120 2 24 144 9 1905-1920
121 3 55 176 11 1921-1936
122 3 54 176 11 1937-1952
123 3 53 176 11 1953-1968
124 3 52 176 11 1969-1984
125 3 51 176 11 1985-2000
126 3 50 176 11 2001-2016
127 2 33 160 10 2017-2032
128 2 32 160 10 2033-2048
129 1 31 160 10 2049-2064
130 1 30 160 10 2065-2080
131 1 29 160 10 2081-2096
132 1 28 160 10 2097-2112
133 3 59 192 12 2113-2128
134 3 58 192 12 2129-2144
135 3 57 192 12 2145-2160
136 3 56 192 12 2161-2176
137 0 7 144 9 2177-2192
138 0 6 144 9 2193-2208
139 0 5 144 9 2209-2224
140 0 4 144 9 2225-2240
141 1 19 160 10 2241-2256
142 1 18 160 10 2257-2272
143 1 17 160 10 2273-2288
144 1 16 160 10 2289-2304
145 1 31 176 11 2305-2320
146 1 30 176 11 2321-2336
147 1 29 176 11 2337-2352
148 1 28 176 11 2353-2368
149 0 11 160 10 2369-2384
150 0 10 160 10 2385-2400
151 0 9 160 10 2401-2416
152 0 8 160 10 2417-2432
153 1 23 176 11 2433-2448
154 1 22 176 11 2449-2464
155 1 21 176 11 2465-2480
156 1 20 176 11 2481-2496
157 1 19 176 11 2497-2512
158 1 18 176 11 2513-2528
159 1 17 176 11 2529-2544
160 1 16 176 11 2545-2560

[0198] Для базового графа или базовой матрицы, используемых на фиг. 4a, фиг. 4b и фиг. 4c, например, если KB=10, Z может быть определен в соответствии с Таблицей 3. Параметры в каждом столбце в параметрах вычисления могут быть получены с помощью справочной таблицы или могут быть вычислены в соответствии с Zorig и ΔZ index.

Таблица 3

Zorig ΔZ index (3 бита) Параметр вычисления
ΔZ Z=Zorig+ΔZ A Диапазон K
4 0 4 8 8 40
5 3 6 11 11 41-50
6 7 9 15 15 51-60
7 7 8 15 15 61-70
8 7 7 15 15 71-80
9 6 6 15 15 81-90
10 6 6 16 8 91-100
11 4 4 15 15 101-110
12 7 10 22 11 111-120
13 4 5 18 9 121-130
14 7 12 26 13 131-140
15 6 11 26 13 141-150
16 5 10 26 13 151-160
17 4 9 26 13 161-170
18 1 2 20 10 171-180
19 3 7 26 13 181-190
20 3 6 26 13 191-200
21 7 19 40 10 201-210
22 7 18 40 10 211-220
23 6 17 40 10 221-230
24 6 16 40 10 231-240
25 2 5 30 15 241-250
26 5 14 40 10 251-260
27 7 25 52 13 261-270
28 6 20 48 12 271-280
29 6 23 52 13 281-290
30 6 22 52 13 291-300
31 7 29 60 15 301-310
32 7 28 60 15 311-320
33 6 27 60 15 321-330
34 6 26 60 15 331-340
35 6 25 60 15 341-350
36 6 24 60 15 351-360
37 3 15 52 13 361-370
38 7 34 72 9 371-380
39 1 5 44 11 381-390
40 5 20 60 15 391-400
41 6 31 72 9 401-410
42 4 18 60 15 411-420
43 4 17 60 15 421-430
44 7 36 80 10 431-440
45 6 35 80 10 441-450
46 6 34 80 10 451-460
47 7 41 88 11 461-470
48 4 16 64 8 471-480
49 6 39 88 11 481-490
50 0 2 52 13 491-500
51 5 29 80 10 501-510
52 1 4 56 14 511-520
53 1 7 60 15 521-530
54 1 6 60 15 531-540
55 1 5 60 15 541-550
56 1 4 60 15 551-560
57 0 3 60 15 561-570
58 0 2 60 15 571-580
59 2 13 72 9 581-590
60 2 12 72 9 591-600
61 1 11 72 9 601-610
62 1 10 72 9 611-620
63 1 9 72 9 621-630
64 7 56 120 15 631-640
65 1 15 80 10 641-650
66 1 14 80 10 651-660
67 1 13 80 10 661-670
68 1 12 80 10 671-680
69 1 11 80 10 681-690
70 1 10 80 10 691-700
71 1 9 80 10 701-710
72 1 8 80 10 711-720
73 0 7 80 10 721-730
74 0 6 80 10 731-740
75 0 5 80 10 741-750
76 0 4 80 10 751-760
77 0 3 80 10 761-770
78 0 2 80 10 771-780
79 0 1 80 10 781-790
80 1 8 88 11 791-800
81 0 7 88 11 801-810
82 0 6 88 11 811-820
83 1 13 96 12 821-830
84 1 12 96 12 831-840
85 0 3 88 11 841-850
86 2 18 104 13 851-860
87 2 17 104 13 861-870
88 0 0 88 11 871-880
89 1 15 104 13 881-890
90 1 14 104 13 891-900
91 0 5 96 12 901-910
92 0 4 96 12 911-920
93 0 3 96 12 921-930
94 1 10 104 13 931-940
95 1 9 104 13 941-950
96 1 8 104 13 951-960
97 0 7 104 13 961-970
98 0 6 104 13 971-980
99 0 5 104 13 981-990
100 0 4 104 13 991-1000
101 0 3 104 13 1001-1010
102 0 2 104 13 1011-1020
103 0 1 104 13 1021-1030
104 0 8 112 14 1031-1040
105 0 7 112 14 1041-1050
106 0 6 112 14 1051-1060
107 0 5 112 14 1061-1070
108 0 4 112 14 1071-1080
109 0 3 112 14 1081-1090
110 1 10 120 15 1091-1100
111 1 9 120 15 1101-1110
112 1 8 120 15 1111-1120
113 0 7 120 15 1121-1130
114 0 6 120 15 1131-1140
115 0 5 120 15 1141-1150
116 0 4 120 15 1151-1160
117 0 3 120 15 1161-1170
118 0 2 120 15 1171-1180
119 0 1 120 15 1181-1190
120 1 24 144 9 1191-1200
121 1 23 144 9 1201-1210
122 1 22 144 9 1211-1220
123 1 21 144 9 1221-1230
124 1 20 144 9 1231-1240
125 1 19 144 9 1241-1250
126 1 18 144 9 1251-1260
127 1 17 144 9 1261-1270
128 1 16 144 9 1271-1280
129 0 15 144 9 1281-1290
130 0 14 144 9 1291-1300
131 0 13 144 9 1301-1310
132 0 12 144 9 1311-1320
133 0 11 144 9 1321-1330
134 0 10 144 9 1331-1340
135 0 9 144 9 1341-1350
136 0 8 144 9 1351-1360
137 0 7 144 9 1361-1370
138 0 6 144 9 1371-1380
139 0 5 144 9 1381-1390
140 0 4 144 9 1391-1400
141 0 3 144 9 1401-1410
142 0 2 144 9 1411-1420
143 0 1 144 9 1421-1430
144 0 0 144 9 1431-1440
145 0 15 160 10 1441-1450
146 0 14 160 10 1451-1460
147 0 13 160 10 1461-1470
148 0 12 160 10 1471-1480
149 0 11 160 10 1481-1490
150 0 10 160 10 1491-1500
151 0 9 160 10 1501-1510
152 0 8 160 10 1511-1520
153 0 7 160 10 1521-1530
154 0 6 160 10 1531-1540
155 0 5 160 10 1541-1550
156 0 4 160 10 1551-1560
157 0 3 160 10 1561-1570
158 1 18 176 11 1571-1580
159 1 17 176 11 1581-1590
160 1 16 176 11 1591-1600
161 0 15 176 11 1601-1610
162 0 14 176 11 1611-1620
163 0 13 176 11 1621-1630
164 0 12 176 11 1631-1640
165 0 11 176 11 1641-1650
166 0 10 176 11 1651-1660
167 0 9 176 11 1661-1670
168 0 8 176 11 1671-1680
169 0 7 176 11 1681-1690
170 0 6 176 11 1691-1700
171 2 37 208 13 1701-1710
172 2 36 208 13 1711-1720
173 2 35 208 13 1721-1730
174 1 18 192 12 1731-1740
175 1 17 192 12 1741-1750
176 1 16 192 12 1751-1760
177 1 31 208 13 1761-1770
178 1 30 208 13 1771-1780
179 1 29 208 13 1781-1790
180 1 28 208 13 1791-1800
181 0 11 192 12 1801-1810
182 0 10 192 12 1811-1820
183 0 9 192 12 1821-1830
184 1 24 208 13 1831-1840
185 1 23 208 13 1841-1850
186 1 22 208 13 1851-1860
187 1 21 208 13 1861-1870
188 1 20 208 13 1871-1880
189 1 19 208 13 1881-1890
190 2 34 224 14 1891-1900
191 2 33 224 14 1901-1910
192 2 32 224 14 1911-1920
193 1 31 224 14 1921-1930
194 1 30 224 14 1931-1940
195 1 29 224 14 1941-1950
196 1 28 224 14 1951-1960
197 1 27 224 14 1961-1970
198 1 26 224 14 1971-1980
199 1 25 224 14 1981-1990
200 0 8 208 13 1991-2000
201 0 7 208 13 2001-2010
202 0 6 208 13 2011-2020
203 1 21 224 14 2021-2030
204 1 20 224 14 2031-2040
205 1 19 224 14 2041-2050
206 0 18 224 14 2051-2060
207 0 17 224 14 2061-2070
208 0 16 224 14 2071-2080
209 0 15 224 14 2081-2090
210 0 14 224 14 2091-2100
211 0 13 224 14 2101-2110
212 0 12 224 14 2111-2120
213 1 27 240 15 2121-2130
214 1 26 240 15 2131-2140
215 1 25 240 15 2141-2150
216 1 24 240 15 2151-2160
217 1 23 240 15 2161-2170
218 1 22 240 15 2171-2180
219 1 21 240 15 2181-2190
220 1 20 240 15 2191-2200
221 1 19 240 15 2201-2210
222 1 18 240 15 2211-2220
223 1 17 240 15 2221-2230
224 1 16 240 15 2231-2240
225 0 15 240 15 2241-2250
226 0 14 240 15 2251-2260
227 0 13 240 15 2261-2270
228 0 12 240 15 2271-2280
229 0 11 240 15 2281-2290
230 0 10 240 15 2291-2300
231 0 9 240 15 2301-2310
232 0 8 240 15 2311-2320
233 0 7 240 15 2321-2330
234 0 6 240 15 2331-2340
235 0 5 240 15 2341-2350
236 0 4 240 15 2351-2360
237 0 3 240 15 2361-2370
238 1 50 288 9 2371-2380
239 1 49 288 9 2381-2390
240 1 48 288 9 2391-2400
241 1 47 288 9 2401-2410
242 1 46 288 9 2411-2420
243 1 45 288 9 2421-2430
244 1 44 288 9 2431-2440
245 1 43 288 9 2441-2450
246 1 42 288 9 2451-2460
247 1 41 288 9 2461-2470
248 1 40 288 9 2471-2480
249 1 39 288 9 2481-2490
250 1 38 288 9 2491-2500
251 1 37 288 9 2501-2510
252 1 36 288 9 2511-2520
253 1 35 288 9 2521-2530
254 1 34 288 9 2531-2540
255 1 33 288 9 2541-2550
256 1 32 288 9 2551-2560

[0199] Кодирование информационной битовой последовательности с использованием LDPC матрицы может быть кодированием информационной битовой последовательности с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0200] Базовая матрица HB LDPC матрицы может быть любой базовой матрицей, проиллюстрированной в вышеуказанных вариантах осуществления, и базовый граф LDPC матрицы включает в себя по меньшей мере подматрицу A и подматрицу B и может дополнительно включать в себя подматрицу C, подматрицу D и подматрицу E. В отношении каждой части, можно сослаться на описания для приведенных выше вариантов осуществления. Детали здесь не описываются.

[0201] Базовая матрица HB LDPC кода может быть сохранена в памяти, выводится LDPC матрица, соответствующая коэффициенту поднятия Z, и информационная битовая последовательность может кодироваться.

[0202] В другой возможной реализации, поскольку имеется множество базовых матриц HB LDPC кода, относительно большое пространство памяти заполняется, когда базовые матрицы сохраняются в соответствии со структурой матрицы. Альтернативно, базовый граф LDPC кода может быть сохранен в памяти, значения сдвигов ненулевых элементов в каждой базовой матрице сохраняются от строки к строке или от столбца к столбцу, и затем получается LDPC матрица в соответствии с базовым графом и значениями сдвигов базовой матрицы, соответствующей коэффициенту поднятия Z.

[0203] Следует отметить, что это только пример и не используется в качестве ограничения.

[0204] Значение a может быть получено в соответствии с коэффициентом поднятия Z, и информационная битовая последовательность кодируется с использованием каждой базовой матрицы, соответствующей значению a в вышеописанных вариантах осуществления. Например, значение a может быть вычислено в соответствии с Z=a⋅2n, или соответствующее значение a может быть найдено на основе соответствий в таблицах 1-3.

[0205] Когда информационная битовая последовательность кодируется, базовая матрица HB может быть расширена в соответствии с Z, чтобы получить кодированную LDPC матрицу H. Для каждого ненулевого элемента Pi,j в базовой матрице HB, определяется циркулянтная матрица перестановок hi,j размера Z×Z, где hi,j является циркулянтной матрицей перестановок, полученной путем выполнения циклических сдвигов Pi,j над единичной матрицей. Ненулевой элемент Pi,j заменяется на hi,j, и нулевой элемент в базовой матрице HB заменяется нулевой матрицей размера Z×Z, чтобы получить матрицу Н проверки четности.

[0206] В системе связи, LDPC код получается после того, как кодирование выполняется с использованием вышеописанного способа. После получения LDPC кода, согласование скорости может дополнительно выполняться над LDPC кодом, LDPC код, который подвергается согласованию скорости, перемежается в соответствии с решением перемежения, перемеженный LDPC код модулируется в соответствии со схемой модуляции, чтобы получить битовую последовательность B, и битовая последовательность B отправляется.

[0207] Способ декодирования, обеспеченный в другом варианте осуществления настоящего изобретения, включает в себя: декодирование принятого сигнала с использованием LDPC матрицы. Базовый граф LDPC матрицы может быть любым базовым графом из вышеописанных примеров, и базовая матрица HB LDPC матрицы может быть любой базовой матрицей из вышеописанных примеров.

[0208] Кроме того, способ дополнительно включает в себя: определение коэффициента поднятия Z. Устройство связи на приемной стороне может принимать сигналы, включающие в себя сигнал, кодированный на основе LDPC, получать мягкое значение LDPC кода в нем и определять соответствующий коэффициент поднятия Z.

[0209] Декодирование принятого сигнала с использованием LDPC матрицы может представлять собой декодирование мягкого значения LDPC кода с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0210] Базовая матрица HB LDPC матрицы может быть любой базовой матрицей, проиллюстрированной в вышеописанных вариантах осуществления, и базовый граф LDPC матрицы включает в себя по меньшей мере подматрицу A и подматрицу B и может дополнительно включать в себя подматрицу C, подматрицу D и подматрицу E. В отношении каждой части, можно сослаться на описания приведенных выше вариантов осуществления. Детали здесь не описываются.

[0211] Базовая матрица HB LDPC кода может быть сохранена в памяти, и выводится LDPC матрица, соответствующая коэффициенту поднятия Z, и мягкое значение LDPC кода может быть декодировано.

[0212] В другой возможной реализации, поскольку имеется множество базовых матриц LDPC кода, относительно большое пространство памяти заполняется, когда базовые матрицы сохраняются в соответствии со структурой матрицы. Альтернативно, базовый граф LDPC кода может быть сохранен в памяти, значения сдвигов ненулевых элементов в каждой базовой матрицей сохраняются, и затем получается LDPC матрица в соответствии с базовым графом и значениями сдвигов базовой матрицы, соответствующей коэффициенту поднятия Z.

[0213] Следует отметить, что это является только примером и не используется в качестве ограничения.

[0214] Декодирование является процессом, обратным кодированию. Базовая матрица HB, используемая при декодировании, имеет тот же самый признак, что и базовая матрица в варианте осуществления способа кодирования. В отношении получения LDPC матрицы H путем расширения базовой матрицы HB, также можно сослаться на вариант осуществления способа кодирования.

[0215] В системе связи, перед упомянутым способом, способ может дополнительно включать в себя: прием сигналов, включающих в себя сигнал, кодированный на основе LDPC, демодуляцию сигнала и выполнение обращенного перемежения и обращенного согласования скорости, чтобы получить мягкое значение LDPC кода.

[0216] Фиг. 5 является структурной схемой устройства 500 обработки информации. Устройство 500 может также упоминаться как устройство кодирования. Устройство 500 может быть сконфигурировано, чтобы осуществлять способ кодирования. В отношении деталей, можно сослаться на описание варианта осуществления способа. Детали здесь не описываются.

[0217] Дополнительно, устройство 500 может включать в себя блок 501 определения и блок 502 обработки.

[0218] Блок 501 определения сконфигурирован, чтобы определять коэффициент подъема Z для кодирования информационной битовой последовательности.

[0219] Блок 502 обработки сконфигурирован, чтобы кодировать информационную битовую последовательность с использованием LDPC матрицы, соответствующей коэффициенту поднятия Z.

[0220] Здесь можно сослаться на описание варианта осуществления способа. Детали дополнительно не описываются.

[0221] Фиг. 6 является структурной схемой устройства 600 обработки информации. Устройство 600 может также упоминаться как устройство декодирования. Устройство 600 может быть сконфигурировано, чтобы осуществлять способ кодирования. Здесь можно сослаться на описание варианта осуществления способа. Детали дополнительно не описываются.

[0222] Дополнительно, устройство 600 может включать в себя блок 601 получения и блок 602 обработки.

[0223] Блок 601 получения сконфигурирован, чтобы получать мягкое значение LDPC кода и коэффициент поднятия Z.

[0224] Блок обработки 602 сконфигурирован, чтобы декодировать мягкое значение LDPC кода на основе базовой матрицы HB, соответствующей коэффициенту поднятия Z, чтобы получить информационную битовую последовательность.

[0225] Здесь можно сослаться на описание варианта осуществления способа. Детали дополнительно не описываются.

[0226] Фиг. 7 является структурной схемой устройства связи. Устройство связи может применяться в системе связи. Устройство 700 связи может включать в себя кодер 701 и приемопередатчик 702. Кодер 701 может также упоминаться как блок кодирования, схема кодирования и т.п., может, главным образом, быть сконфигурирован, чтобы кодировать информационные данные, и может включать в себя, например, устройство 500 согласно фиг. 5. Приемопередатчик 702 может также упоминаться как приемопередающий блок, приемопередатчик, приемопередающая схема и т.п. и может, главным образом, быть сконфигурирован, чтобы принимать и отправлять радиочастотный сигнал, например, чтобы отправлять сигнал, соответствующий кодированным информационным данным, такой как модулированный LDPC код. Устройство связи 700 может дополнительно включать в себя другой компонент, такой как компонент, сконфигурированный, чтобы генерировать CRC транспортного блока, компонент, используемый для разделения на кодовые блоки и проверки CRC, перемежитель или модулятор.

[0227] Следует отметить, что устройство 700 связи может включать в себя один или несколько блоков памяти и один или несколько процессоров. Память хранит инструкцию. Процессор связан с памятью, чтобы активировать инструкцию в памяти для выполнения этапов, описанных в варианте осуществления способа. Память может дополнительно включать в себя другие инструкции, так что процессор активирует и выполняет функции других частей устройства 700 связи, такие как разделение на кодовые блоки и проверка CRC, перемежение или модуляция.

[0228] Фиг. 8 является структурной схемой устройства связи. Устройство связи может применяться в системе связи. Устройство 800 связи может включать в себя декодер 801 и приемопередатчик 802. Декодер 801 может также упоминаться как блок декодирования или схема декодирования, может быть сконфигурировано, чтобы декодировать принятый сигнал и может включать в себя, например, устройство 600 согласно фиг. 6. Приемопередатчик 802 может также упоминаться как приемопередающий блок, приемопередатчик, приемопередающая схема и т.п. и может быть сконфигурирован, чтобы принимать и передавать радиочастотный сигнал, например, чтобы принимать сигналы, включающие в себя сигнал, кодированный на основе LDPC. Устройство 800 связи может дополнительно включать в себя другой компонент, такой как компонент, используемый для проверки CRC транспортного блока, компонент, используемый для объединения кодовых блоков, обращенный перемежитель или демодулятор.

[0229] Следует отметить, что устройство 800 связи может включать в себя один или несколько блоков памяти и один или несколько процессоров. Память хранит инструкцию. Процессор связан с памятью, чтобы активировать инструкцию в памяти для выполнения этапов, описанных в варианте осуществления способа. Память может дополнительно включать в себя другие инструкции, так что процессор активирует и выполняет функции других частей устройства 800 связи, такие как объединение кодовых блоков, обращенное перемежение или демодуляция.

[0230] Специалистам в данной области техники может быть понятно, что различные иллюстративные логические блоки (illustrative logic block) и этапы (step), которые перечислены в вариантах осуществления настоящего изобретения, могут быть реализованы с использованием электронных аппаратных средств, компьютерного программного обеспечения или их комбинации. То, реализуются ли функции с использованием аппаратных средств или программного обеспечения, зависит от конкретных приложений и ограничений проектирования системы в целом. Специалисты в данной области техники могут использовать различные способы, чтобы реализовать описанные функции для каждого конкретного приложения, но не должно считаться, что такая реализация выходит за пределы объема защиты вариантов осуществления настоящего изобретения.

[0231] Различные иллюстративные логические блоки и схемы, описанные в вариантах осуществления настоящего изобретения, могут реализовывать или приводить в действие описанные функции с использованием процессора общего назначения, цифрового сигнального процессора, специализированной интегральной схемы (ASIC), программируемой вентильной матрицы (FPGA) или другого программируемого логического устройства, дискретной вентильной или транзисторной логики, дискретного компонента аппаратных средств или структуры из любой комбинации указанных средств. Процессор общего назначения может быть микропроцессором. Опционально, процессор общего назначения также может быть обычным процессором, контроллером, микроконтроллером или конечным автоматом. Процессор также может быть реализован комбинацией вычислительных устройств, таких как сигнальный процессор и микропроцессор, несколько микропроцессоров, один или несколько микропроцессоров с ядром цифрового сигнального процессора, или любой другой подобной конфигурацией.

[0232] Этапы способов или алгоритмов, описанные в вариантах осуществления настоящего изобретения, могут быть непосредственно встроены в аппаратные средства, инструкцию, исполняемую процессором, или их комбинацию. Память может представлять собой RAM-память, флэш-память, ROM-память, EPROM-память, EEPROM-память, регистр, жесткий диск, съемный магнитный диск, CD-ROM или носитель хранения данных любой другой формы, известной в технике. Например, память может соединяться с процессором, так что процессор может считывать информацию из памяти и записывать информацию в память. Альтернативно, память может дополнительно встраиваться в процессор. Процессор и память могут находиться в ASIC, и ASIC может находиться в UE. Альтернативно, процессор и память могут находиться в различных компонентах UE.

[0233] На основе описаний приведенных выше вариантов осуществления, специалистам в данной области техники может быть понятно, что настоящее изобретение может быть реализовано аппаратными средствами, встроенным программным обеспечением или их комбинацией. Если настоящее изобретение реализовано с использованием программного обеспечения, все настоящее изобретение или его часть может быть реализовано в форме компьютерного программного продукта. Компьютерный программный продукт включает в себя одну или несколько компьютерных инструкций. Когда компьютерные инструкции загружаются и исполняются на компьютере, процедуры или функции в соответствии с вариантами осуществления настоящего изобретения генерируются полностью или частично. Когда настоящее изобретение реализуется с использованием программного обеспечения, вышеописанные функции могут сохраняться на считываемом компьютером носителе или могут передаваться как одна или несколько инструкций или код на считываемом компьютером носителе. Компьютер может быть компьютером общего назначения, специализированным компьютером, компьютерной сетью или другим программируемым устройством. Компьютерные инструкции могут быть сохранены на считываемом компьютером носителе хранения данных или могут передаваться от одного считываемого компьютером носителя хранения данных на другой считываемый компьютером носитель хранения данных. Считываемый компьютером носитель включает в себя компьютерный носитель хранения данных и коммуникационную среду, причем коммуникационная среда включает в себя любую среду, которая обеспечивает возможность передачи компьютерной программы из одного места в другое. Носитель хранения данных может быть любым носителем, доступным для компьютера. Нижеследующее приведено в качестве примера, но не накладывает ограничения: считываемый компьютером носитель может включать в себя RAM, ROM, EEPROM, CD-ROM или другой носитель хранения на оптическом диске или магнитном диске или другое магнитное запоминающее устройство, или любой другой носитель, который может переносить или хранить ожидаемый программный код в форме инструкции или структуры данных и к которому можно осуществлять доступ посредством компьютера. Кроме того, любое соединение может быть надлежащим образом определено как считываемый компьютером носитель. Например, если программное обеспечение передается с веб-сайта, сервера или другого удаленного источника с использованием коаксиального кабеля, оптического волокна/кабеля, скрученной пары, цифровой абонентской линии (DSL) или беспроводных технологий, таких как инфракрасное излучение, радио или микроволны, то коаксиальный кабель, оптическое волокно/кабель, скрученная пара, DSL или беспроводные технологии, такие как инфракрасное излучение, радио и микроволны, включаются в определение носителя, к которому они относятся. Например, магнитный диск (disk) и оптический диск (disc), используемые настоящим изобретением, включают в себя компакт-диск (CD), лазерный диск, оптический диск, цифровой многофункциональный диск (DVD), гибкий диск и Blu-ray диск, где магнитный диск обычно копирует данные магнитным способом, а оптический диск копирует данные оптическим способом посредством лазерного средства. Вышеописанная комбинация должна также быть включена в объем защиты считываемого компьютером носителя.

[0234] В заключение следует отметить, что описанное выше является только примером вариантов осуществления технических решений согласно настоящему изобретению, но не предназначается для ограничения объема защиты настоящего изобретения. Любая модификация, эквивалентная замена или усовершенствование, выполненное без отклонения от сущности и принципа настоящего изобретения, должны входить в объем защиты настоящего изобретения.

1. Способ кодирования, причем способ содержит:

кодирование информационной битовой последовательности с использованием матрицы проверки четности низкой плотности, LDPC; причем

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 5, и n является целым числом, большим или равным 16; и

базовый граф содержит подматрицу A и подматрицу B, причем

подматрица A является матрицей A0 или подматрица A содержит первые 16 столбцов матрицы A0, причем матрица A0 является матрицей с пятью строками и 22 столбцами; и

подматрица B является матрицей с пятью строками и пятью столбцами и подматрица B содержит один столбец, вес которого равен 3, и подматрицу B' бидиагональной структуры.

2. Способ по п. 1, в котором в матрице A0 имеется одна строка, вес которой больше чем 0 и меньше чем 5, две строки, веса которых больше чем 9 и меньше чем 15, и две строки, веса которых больше чем 19 и меньше чем 22.

3. Способ по п. 2, в котором в матрице A0 имеется одна строка, вес которой равен 2, две строки, веса которых равны 12, и две строки, веса которых равны 21.

4. Способ по п. 3, в котором в матрице A0, строка, вес которой равен 2, является следующей:

;

две строки, веса которых равны 12, являются отдельно одной из следующих строк:

, и

; и

каждая из двух строк, веса которых равны 21, является следующей:

.

5. Способ по п. 4, в котором матрица A0 представлена как

.

6. Способ по п. 5, в котором базовая матрица LDPC матрицы содержит матрицу сдвига подматрицы A и матрицу сдвига подматрицы B;

причем матрица сдвига подматрицы B представлена как

; и

матрица сдвига подматрицы A является матрицей сдвига матрицы A0 или матрица сдвига подматрицы A содержит первые 16 столбцов матрицы сдвига матрицы A0, причем

матрица сдвига матрицы A0 представлена как:

,

или

,

или

,

или

,

или

,

или

,

или

,

или

.

7. Способ по любому из пп. 1-6, в котором базовый граф дополнительно содержит подматрицу C, подматрицу D и подматрицу E, причем

подматрица C является нулевой матрицей с пятью строками и mD столбцами;

подматрица D содержит mD строк и 27 столбцов матрицы F или подматрица D содержит mD строк и 21 столбец матрицы F, причем матрица F является матрицей с 85 строками и 27 столбцами; и

подматрица E является единичной матрицей с mD строками и mD столбцами; причем

mD является целым числом и 0≤mD≤85.

8. Способ по п. 7, в котором веса строк для строк матрицы F равны, соответственно, 5, 7, 7, 7, 6, 6, 6, 6, 6, 5, 6, 5, 4, 5, 5, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 3, 4, 3, 5, 4, 3, 4, 3, 3, 3, 4, 3, 3, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 2, 2, 3, 3, 3, 3, 3, 3, 3, 2, 3, 2, 3, 3, 3, 3, 3, 2, 3, 3, 3, 2, 3, 3, 3, 4, 3, 3, 2, 3, 2, 3, 3, 3, 4, 3, 3.

9. Способ по п. 8, в котором матрица F представлена как

.

10. Способ по п. 9, в котором базовая матрица LDPC матрицы содержит матрицу сдвига подматрицы D, и матрица сдвига подматрицы D содержит mD строк и 27 столбцов матрицы сдвига матрицы F, или матрица сдвига подматрицы D содержит mD строк и 21 столбец матрицы сдвига матрицы F, причем матрица сдвига матрицы F представлена как:

или

или

или

, или

, или

, или

, или

.

11. Способ кодирования, причем способ содержит

кодирование информационной битовой последовательности с использованием матрицы проверки четности низкой плотности, LDPC; причем

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 4, и n является целым числом, большим или равным 14; и

базовый граф содержит подматрицу A и подматрицу B, причем

подматрица A является матрицей с четырьмя строками и 10 столбцами; и

подматрица B является матрицей с четырьмя строками и четырьмя столбцами и подматрица B содержит один столбец, вес которого равен 3, один столбец, вес которого равен 1, и подматрицу B' бидиагональной структуры.

12. Способ по п. 11, в котором в матрице, составленной из подматрицы A и подматрицы B, имеется одна строка, вес которой больше или равен 1 и меньше или равен 5, и веса остальных трех строк, каждый, больше или равны 10 и меньше или равны 13.

13. Способ по п. 12, в котором в матрице, составленной из подматрицы A и подматрицы B, имеется одна строка, вес которой равен 3, и три строки, веса которых равны 12.

14. Способ по п. 13, в котором в матрице, составленной из подматрицы A и подматрицы B, строка, вес которой равен 3, является следующей:

; и

три строки, веса которых равны 12, представляют собой отдельно одну из следующих строк:

,

и

.

15. Способ по п. 14, в котором матрица, составленная из подматрицы A и подматрицы B, представлена как

.

16. Способ по п. 14, в котором часть, которая находится в базовой матрице LDPC матрицы и соответствует подматрице A и подматрице B, представлена как:

, или

, или

, или

, или

, или

, или

, или

.

17. Способ по любому из пп. 11-16, в котором базовый граф дополнительно содержит подматрицу C, подматрицу D и подматрицу E, причем

подматрица C является нулевой матрицей с четырьмя строками и mD столбцами;

подматрица D является матрицей с mD строками и 14 столбцами; и

подматрица E является единичной матрицей с mD строками и mD столбцами; причем

mD является целым числом и 0≤mD≤113.

18. Способ по п. 17, в котором подматрица D содержит mD строк матрицы F, матрица F имеет 113 строк и 14 столбцов и веса строк для строк матрицы F равны, соответственно, 5, 4, 5, 4, 5, 4, 4, 4, 4, 4, 4, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 4, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 2, 4, 3, 3, 3, 3, 3, 3, 3, 3, 2, 3, 3, 2, 4, 3, 3, 3, 3, 2, 4, 2, 3, 4, 2, 4, 2, 4, 2, 2, 5, 2, 4, 3, 2, 6, 2, 3, 3, 2, 4, 2, 5, 2, 5, 2, 6, 2, 3, 3, 3, 2, 5, 2, 3, 4, 2, 6, 2, 5, 2, 5, 4, 3, 3, 2, 4, 4, 2, 3, 2, 6, 2, 3, 3, 4, 2, 2, 6, 2, 3.

19. Способ по п. 18, в котором матрица F представлена как

.

20. Способ по п. 19, в котором часть, которая находится в базовой матрице и соответствует подматрице D, содержит mD строк матрицы сдвига F и матрица сдвига матрицы F представлена как:

, или

, или

, или

, или

, или

, или

, или

, или

.

21. Способ декодирования, причем способ содержит

декодирование принятого сигнала с использованием матрицы проверки четности низкой плотности, LDPC; причем

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 5, и n является целым числом, большим или равным 16;

базовый граф содержит по меньшей мере подматрицу A и подматрицу B, причем

подматрица A является матрицей A0 или подматрица A содержит первые 16 столбцов матрицы A0, причем матрица A0 является матрицей с пятью строками и 22 столбцами; и

подматрица B является матрицей с пятью строками и пятью столбцами и подматрица B содержит один столбец, вес которого равен 3, и подматрицу B' бидиагональной структуры.

22. Способ декодирования, причем способ содержит

декодирование принятого сигнала с использованием матрицы проверки четности низкой плотности, LDPC; причем

базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 4, и n является целым числом, большим или равным 14; и

базовый граф содержит подматрицу A и подматрицу B, причем

подматрица A является матрицей с четырьмя строками и 10 столбцами; и

подматрица B является матрицей с четырьмя строками и четырьмя столбцами и подматрица B содержит один столбец, вес которого равен 3, один столбец, вес которого равен 1, и подматрицу B' бидиагональной структуры.

23. Устройство кодирования, сконфигурированное, чтобы выполнять способ по любому из пп. 1-20.

24. Устройство декодирования, сконфигурированное, чтобы выполнять способ по любому из пп. 21 и 22.

25. Устройство связи, причем устройство связи содержит процессор и память, память хранит инструкцию и процессор связан с памятью и сконфигурирован, чтобы активировать инструкцию в памяти, чтобы выполнять способ по любому из пп. 1-22.



 

Похожие патенты:

Изобретение относится к области связи. Техническим результатом является упрощение взаимодействия между конечным передающим устройством и конечным приемным устройством.

Изобретение относится к способу обработки полярного кода и беспроводному устройству связи. Технический результат заключается в уменьшении частоты появления ошибок кадров.

Изобретение относится к области вычислительной техники и может быть использовано для помехоустойчивого декодирования информации в каналах с большим уровнем шума.

Изобретение относится к системе беспроводной связи. Технический результат изобретения заключается в повышении производительности оценки канала за счет включения большего количества длинных учебных полей (LTF) в кадр, чем это предусматривает технический стандарт (TS) 802.11ac Института инженеров по электротехнике и радиоэлектронике (IEEE) для количества пространственно-временных потоков.

Изобретение относится к устройствам и способам шифрования и передачи данных. Технический результат заключается в обеспечении безопасности данных.

Изобретение относится к передаче управляющей информации. Технический результат - повышение надежности высокочастотной передачи управляющей информации.

Изобретение относится к области информационных технологий. Технический результат направлен на повышение степени контроля достоверности передаваемых данных в сети связи.

Изобретение относится к кодированию и декодированию между передающими и приемными устройствами и раскрывает способы и системы для передачи LDPC–сигналов. Технический результат заключается в повышении надежности приемопередачи данных.

Изобретение относится к области связи. Технический результат изобретения заключается в повышении эффективности передач.

Изобретение относится к области радиосвязи. Технический результат заключается в обеспечении улучшения радиопокрытия для беспроводного устройства на основе обмена информацией состояния радиосвязи восходящей линии связи и нисходящей линии связи.

Изобретение предназначено для распознавания протоколов низкоскоростного кодирования речи (НСКР). Технический результат заключается в повышении точности распознавания протоколов НСКР.

Изобретение относится к способу обработки полярного кода и беспроводному устройству связи. Технический результат заключается в уменьшении частоты появления ошибок кадров.

Изобретение относится к области вычислительной техники и может быть использовано для помехоустойчивого декодирования информации в каналах с большим уровнем шума.

Изобретение относится к области технологий систем связи и предназначено для повторной передачи полярного кода. Технический результат – повышение качества связи путем улучшения производительности HARQ.

Изобретение относится к области кодирования/декодирования. Технический результат заключается в расширении арсенала средств.

Изобретение относится к средствам кодирования и преобразования двоичных данных в вероятностную форму. Технический результат заключается в повышении быстродействия и точности преобразования.

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, а именно к кодовым шкалам преобразователей угла поворота вала в код.

Изобретение относится к области кодирования/декодирования информации. Технический результат - повышение эффективности помехоустойчивого кодирования/декодирования информации за счет увеличения объема передачи/приема информации при уменьшении количества используемых элементов.

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающего восстановление передаваемой по каналу связи информации после ее искажений под действием помех.

Изобретение относится к системам обработки информации, обладающей внутренней избыточностью и искаженной помехами. Техническим результатом является возможность обнаружения и исправления ошибок передачи информации за счет ее внутренней избыточности, связанной с наличием корреляционной зависимости между соседними значениями цифровой информации; обеспечение дополнительного контроля достоверности принятых и восстановленных сообщений.

Изобретение относится к системам обработки информации, обладающей внутренней избыточностью и искаженной помехами. Техническим результатом является возможность обнаружения и исправления ошибок передачи информации за счет ее внутренней избыточности, связанной с наличием корреляционной зависимости между соседними значениями цифровой информации; обеспечение дополнительного контроля достоверности принятых и восстановленных сообщений.

Группа изобретений относится к области кодирования. Техническим результатом является обеспечение кодирования информационных битовых последовательностей множества длин. Способ содержит: кодирование информационной битовой последовательности с использованием матрицы проверки четности низкой плотности, LDPC, причем базовый граф LDPC матрицы представлен как матрица с m строками и n столбцами, m является целым числом, большим или равным 5, и n является целым числом, большим или равным 16; и базовый граф включает в себя подматрицу A и подматрицу B, причем подматрица A является матрицей A0 или подматрица A включает в себя первые 16 столбцов матрицы A0, причем матрица A0 является матрицей с пятью строками и 22 столбцами; и подматрица B является матрицей с пятью строками и пятью столбцами и подматрица B включает в себя один столбец, вес которого равен 3, и одну подматрицу B’ бидиагональной структуры. 7 н. и 18 з.п. ф-лы, 3 табл., 8 ил.

Наверх