Вычислительное устройство для регулятора
О И Е
27552I
110109 Соеетски!
Социалистическин
Реслуолин
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
К л 4 2m 9 5 00
Заявлено 07.Ч.1969 (№ 1327504/18-24) с присоединением заявки ¹
Приоритет
МПК G 06f 5/ОО
11 031 17/28
G 0511 15/02
УДК, 681.142.07 (088.8) Комитет по делай иаооретений и открытиЧ ори Совете Министров
СССР
Опубликовано 03.VII.1970. Бюллетень ¹ 22
Дата опубликования описания 15 х.1970
Автор изобретения
В. И. Журавлев
Московский электротехнический институт связи
Заявитель
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕГУЛЯТОРА
ВРЕМЕННОЙ ЗАДЕРЖКИ ЭЛЕКТРИЧЕСКОГО СИГНАЛА
СЛОЖНОЙ ФOPMbl
Изобретение относится к цифровым следящим системам с элементами самонастройки, используемым в вычислительных устройствах обработки информации, представленной, например, в бинарной форме.
Известны вычислительчыс устройства для регулятора временной задержки электрического сигнала сложной формы, в которых сигна;I управления величиной задержки формируется непосредстзенно из сигнала, несущего полезную информацию.
Однако эти устрсйства сложны (хотя в них рационально использовано входное отношение сигнала к шуму), 1то снижает их надежность.
Кроме того, сложнссть связей приводит к понижению качества регулирования, в частносги к ухудшению точности управления задержкой, что обусловле1.о влиянием дрейфа и нестабильности отдельных элементов схемы.
Предложенное устройство стличается от известных тем, что в нем между входом устройства и блоком обработки информации усгановлены соединенные последовательно второй канальный перемножитель, интегратор и схема совпадения, причем выходы обеих схем совпадения подключены ко входам общего персмножителя, к выходу генератора тактовых импульсов подключен аналоговый сумматор, второй вход которсго подключен к первому через линию задержки, а выход аналогового сумматора подключен ко вторса1у входу сумматора по модулю два, выход ксторого подключен ко входу второго канального перемножителя.
Это повышает качество обработки информации и упрощает устройство.
Устройство позволяет также повысить ка1ество управления объектом регулирования, осущестзляемого блоком обработки информации.
10 На чертеже дана блок-схема предложенного устройства.
Она содержит канальные перемножптели 1 и 2, интеграторы со сбросом 8 и 4, схемы совпадения 5 и 6, общий перемножитель 7, непре15 рывное управляющее устройство 8 регулятора задержки, управляемый генератор тактовых импульсов 9, сумматор 10 по модулю два, линию задержки на половину длительности импульса П, аналоговый сумматор 12, регистр
20 18 опорной импульсной последовательности со схемой логической обратной связи, дешифратор 14, блок ооработки информации 15, объект регулирования 15.
Устройство работает следующим образом.
Входная псевдослучайная, бинарная импульсная последовательность
275521 р, (Л) = U(t. Л) VÄ(t), р(Л) = (1(Л) 11,„(), где
В зависимости от величины смещения (расстройки) Л сигналы на выходе схем 5 и б рав- 40 ны
U(Л) = при То ЗЛ вЂ”, То
2 7!Л! К1 где i=01,..., N — 1;
Т0 — длительность импульса, 11 IXI (0,5 0 xl )0,5 а, — амплитуда импульсов последовательности, равная +1 или — 1, поступает на вход перемножителей 1 и 2, ча вторые входы которых поступает опорная псевдослучайная бинарная импульсная последовательность, в общем случае смещенная во времени относительно входной на величину Л. Если входная импульсная последовательность велика, т. е, N))1, то можно считать, что вероятности появления импульсов с ам плитудами +1 и — 1 равны 0,5. В этом случае на выходах интеграторов 3 и 4 сигналы Uslt Al и U4 It AI к моменту сброса пропорциональны значениям корреляционных функций
ftf-1
V,„p) = g а, rect ();
1=О
Ю вЂ” 1
U;„p) = g а,rect () X
f=O
2t — 0 5Тр
Сигналы Up (t+ Л) и U4 (/+ Л) снимаются в момент времени, когда открыты ключи схем совпадения 5 и б, управляемые дешифратором
14, на общий перемножитель 7.
К(1 — — 1
1/ (Л) — То/ при I l (Tp
К(1+ — ) при (Л/)Тд, Л
ТО
Л То — К вЂ” при — — Л вЂ” 1, То 2
К вЂ” — 1 при— 1Т, ) г 2 где К вЂ” коэффициент прочорциональности.
Сигнал на выходе перемножителя 7 определяется сигналами У,- Л и Up I Л I и за висит только от раостройки Л, При I I(—
Другими словами, путем пере;1ножения усредненных напряжений, снимаемых с выхэда информационного канала и канала опорного напряжения, можно получить информацию для формирования управляющего .сигнала (сигнала ошибки), и через регулирующее устроиство 8 осуше IBBTb перестройку генератора тактовых импульсов 9 и, следовательно, изменить величину смещения Л.
Канал формирования опорного напряжения состоит из схем 10 — 18. Схема 11 представляет собой линию задержки на половину такта следования импульсов с генератора 9, который одновременно подключен к сумматору
12. Опорная импульсная последовательность
U;„(t), подаваемая на рперемножитель 1, снимается с регистра 18, запускаемого импульсами с генератора 9.
Опорная импульсная последовательность
U (t), подаваемая на перемножитель 2, формируется,в сумматоре 10 по модулю два, на который .поступают импульсы как с регистра 18, так и с выхода сумматора 12.
Дешифратор 14 служит для формирования сигнала управления схемами совпадения 5 и б.
У правление схемой 5 позволяет согласовать работу устройства передачи информации и устройства 15 ее обработки. Полное согласование достигается при Л =- О, т. е. в случае, когда сигнал ошибки U,(Ë) на выходе общего перемножителя равен нулю.
Пред»er изобретения
Вычислительное устройство для регулятора временной задержки электрического сигнала сложной формы, содержащее последовательно включенные канальный перемножитель, интегратор сброса, схему совпадения и блок ооработки информации, à также общий перемножитель, управляющее устройство, управляемый генератор тактовых импульсов, регистр опорной импульснсй последсвательности с дешифратором и сумматор по модулю два, о7личающееея тем, что, с целью повышения качества обработки информации и упрощения устройства, в нем между входом устройства и блоком обработки информации установлены соединенные, последовательно второй канальный перемножитель, интегратор и схема совпадения, причем, выходы обеих схем совпадения,подключены ко входам общего перемножителя, к выходу генератора тактовых импульсов подключен аналоговый сумматор, второй вход которого .подключен к первому через линию задержки, а выход аналогового сумматора подключен ко второму входу сумматора по модулю два, выход которого подключен ко входу второго канальногс перемножителя, Редактор Л. А. Утехина
Составитель А. Нефедов
Корректор С. M. Сигал
Заказ 2799/16 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Со|сто Миипсгров СССР
Москва, 7К-35, Раушская паб., д. 4/5
Типография, пр. Сапунова. 2
