Устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью

Изобретение относится к электросвязи и может использоваться для приема двоичных данных методом относительной фазовой телеграфии (ОФТ). Технический результат - повышение помехоустойчивости приема сигналов ОФТ путем исправления ошибочно принятых информационных двоичных символов, для определения которых используется избыточная служебная информация, содержащаяся в принимаемом сигнале в виде периодической последовательности одиночных синхросимволов равномерно распределенных среди информационных символов. Для этого в устройство для приема сигналов ОФТ, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь (КП), блок выделения тактовой частоты, блок сравнения и блок управления, причем выход КП является выходом демодулированного двоичного сигнала и первым выходом устройства, введен блок обнаружения и коррекции ошибок (БОКО), тактовый вход которого объединен с тактовым входом блока сравнения, другим входом регенератора и выходом блока выделения тактовой частоты, информационный вход БОКО соединен с выходом КП, другие 2М входов БОКО соединены с соответствующими 2М выходами блока управления. 2 з.п. ф-лы, 2 ил.

 

Изобретение относится к электросвязи и может использоваться для приема двоичных данных методом относительной фазовой телеграфии.

Известно устройство для приема сигналов с относительной фазовой модуляцией, содержащее последовательно соединенные формирователь опорного когерентного напряжения, фазовый манипулятор, фазовый детектор, другой вход которого соединен с входом формирователя опорного когерентного напряжения, регенератор и кодопреобразователь, другие входы регенератора и кодопреобразователя соединены с выходом блока выделения тактовой частоты [1].

Однако такое устройство характеризуется недостаточной надежностью.

Из известных устройств для приема сигналов относительной фазовой телеграфии (ОФТ) наиболее близким по сущности решаемых задач и большинству совпадающих существенных признаков является устройство, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока выделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем выход кодопреобразователя является выходом демодулированого двоичного сигнала и первым выходом устройства [2].

К недостаткам этого устройства для приема сигналов ОФТ, как и других подобных устройств для приема сигналов ОФТ, следует отнести сдваивание ошибок вследствие того, что одиночные ошибки, возникающие на выходе ФД из-за действия помех, удваиваются на выходе КП. Причем сдваивание ошибок происходит независимо от того, содержит ли принимаемый сигнал какую либо избыточную служебную информацию или только основную двоичную информацию, которая может быть закодирована при передачи любым корректирующим избыточным кодом.

В качестве избыточной служебной информации в системах связи может использоваться цикловой синхросигнал (ЦС), вводимый в передаваемый информационный двоичный поток в виде периодической последовательности одиночных синхросимволов равномерно распределенных среди информационных символов, который может быть двух видов [3]:

- односимвольный ЦС - синхросимвол «1», либо синхросимвол «0», регулярно повторяемый среди основных информационных символов с периодом повторения синхросимволов Т_с, определяемом в числе k двоичных символов (ДС), равным длительности цикла или циклового интервала Т_ц=Т_с=k ДС;

- ЦС в виде равномерно распределенной по циклу синхрогруппы (СГ), состоящей из М одиночных синхросимволов, регулярно повторяемой среди информационных символов с периодом повторения цикла Т_ц=МТ_с, где Т_с=k - период повторения синхросимволов в числе k ДС (при М=1 данный вид ЦС переходит в односимвольный ЦС с длительностью цикла Т_ц=Т_с).

Во всех приведенных выше случаях такой двоичный сигнал подобен двоичному сигналу, сформированному кодом (k, k-1) с минимальной избыточностью [4], в котором временного положение и значение избыточного синхросимвола («1» или «0») в каждой кодовой комбинации из k ДС предварительно известно.

Цикловой синхросигнал вводят в передаваемый информационный двоичный поток для поддержания синхронизма по циклам приемной части относительно передающей части синхронной системы связи [3].

Коме того, в качестве избыточной служебной информации при передачи коротких сообщений (радиограмм) может являться служебная адресная последовательность (САП), которая известна (кроме источника радиограммы) получателю радиограммы. [5]. При равномерном распределении служебных символов САП среди информационных символов радиограммы передаваемая двоичная последовательность по виду распределения служебных символов среди информационных символов становится аналогичной двоичной последовательности, содержащей известную при приеме выше рассмотренную цикловую информацию. В этом случае распределенную САП можно рассматривать как распределенную СГ с количеством синхросимволов М, равным количеству R служебных символов в САП с периодом повторения служебных символов САП Т_с=k ДС и с одним цикловым интервалом длительностью Т_ц=RT_c=Rk. Символы САП, распределенные среди информационных символов, можно рассматривать как одиночные синхросимволы одной длительной СГ или как двоичную информацию, сформированную кодом (k, k-1) с минимальной избыточностью, в котором временное положение и значение избыточного синхросимвола («1» или «0») в каждой кодовой комбинации из k ДС предварительно известно.

Однако избыточная служебная информация, содержащаяся в демодулированном сигнале в виде равномерно распределенных среди информационных символов избыточных служебных синхросимволов, порядок следования и значения которых предварительно известны при приеме, не используется для повышения помехоустойчивости основной информации, передаваемой сигналами ОФТ.

Задачей, на решение которой направлено настоящее изобретение - устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью, является повышение помехоустойчивости приема сигналов ОФТ путем исправления ошибочно принятых информационных двоичных символов, для определения которых используется избыточная служебная информация, содержащаяся в принимаемом сигнале в виде периодической последовательности одиночных синхросимволов равномерно распределенных среди информационных символов.

Решение поставленной задачи достигается тем, что в устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь (КП), другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока выделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем выход КП является выходом демодулированного двоичного сигнала и первым выходом устройства, введен блок обнаружения и коррекции ошибок (БОКО), тактовый вход которого объединен с тактовым входом блока сравнения, другим входом регенератора и выходом блока выделения тактовой частоты, информационный вход БОКО соединен с выходом КП, другие 2М входов БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M, соединены с соответствующими 2М выходами блока управления с аналогичными условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M, М первых входов которого с порядковыми номерами m=1, 2, …, М соединены с соответствующими выходами БОКО с такими же порядковыми номерами m=1, 2, …, М, а вторые М входов блока управления с порядковыми номерами m=1, 2, …, М соединены с соответствующими выходами блока сравнения с такими же порядковыми номерами m=1, 2, …, М, где М - количество одиночных синхросимволов в равномерно распределенной по циклу синхрогруппе (СГ) служебного циклового синхросигнала в составе демодулированного сигнала, регулярно повторяемой среди основных информационных символов с периодом повторения цикла Т_ц=МТ_с, где Т_с=k - период повторения синхросимволов в числе k≥3 двоичных символов (ДС), сигнальный вход блока сравнения соединен с выходом когерентного детектора, при этом БОКО содержит первый и второй N-разрядные регистры сдвига, в каждом из которых количество N=3+(M-1)k разрядов с порядковыми номерами n=1, 2, …, N, соответствующими порядку последовательного продвижения двоичной информации по разрядам каждого регистра сдвига - от старшего разряда, являющимся информационным входом регистра сдвига (при n=15), к младшему разряду, являющимся информационным выходом регистра сдвига (при n=1), объединенные тактовые входы и объединенные информационные входы регистров сдвига являются соответственно тактовым и информационным входами БОКО, а также М-разрядный регистр хранения с порядковыми номерами разрядов m=1, 2, …, М, соответствующих порядку следования М синхросимволов в распределенной СГ циклового синхросигнала, выходы которых подключены к первым входам соответствующих сумматоров по модулю два с такими же порядковыми номерами m=1, 2, …, М, при этом вторые входы этих сумматоров по модулю два с порядковыми номерами, следующими в порядке их увеличения, подключены к выходам соответствующих разрядов первого N-разрядного регистра сдвига с порядковыми номерами n=2, (2+1⋅k), (2+2⋅k), …, [2+(M-1)⋅k], также следующими в порядке увеличения их порядковых номеров, а выход каждого из М этих сумматоров по модулю два с соответствующим порядковым номером m, являющимся соответствующим выходом БОКО с таким же порядковым номером m, соединен через соответствующий элемент НЕ с соответствующим одноразрядным входом цифрового сумматора, цифровой выход которого соединен с цифровым входом узла цикловой синхронизации (УЦС), выход которого соединен с входом фазирования формирователя цикловых импульсов (ЦИ), тактовый вход которого объединен с тактовым входом УЦС и тактовыми входами N-разрядных регистров сдвига, а выход формирователя ЦИ соединен с импульсным входом перезаписи ДС в разряды второго N-разрядного регистра сдвига, информационный выход которого является выходом откорректированного демодулированного двоичного сигнала и вторым выходом устройства, выходы других 2М разрядов первого N-разрядного регистра сдвига с порядковыми номерами n=1, 3, (1+1⋅k), (3+1⋅k), (1+2⋅k), (3+2⋅k), …, [1+(M-1)⋅k], [3+(M-1)⋅k] подключены к первым входам соответствующих других 2М сумматоров по модулю два с порядковыми номерами m₁=(М+1), (М+2), (М+3), (М+4), …, (3М-1), 3М, выходы которых подключены к информационным входам перезаписи ДС в соответствующие разряды второго N-разрядного регистра сдвига с порядковыми номерами n=1, 3, (1+1⋅k), (3+1⋅k), (1+2⋅k), (3+2⋅k), …, [1+(М-1)⋅k], [3+(М-1)⋅k], при этом вторые входы этих 2М сумматоров по модулю два, следующих друг за другом в порядке увеличения их порядковых номеров, являются соответствующими 2М входами БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M.

Кроме того, блок сравнения состоит из последовательно соединенных узла дискретизации, сигнальный вход которого является сигнальным входом блока сравнения, и аналого-цифрового преобразователя (АЦП), обеспечивающего преобразование аналоговых уровней с выхода узла дискретизации в L-разрядные двоичные числа с порядковыми номерами разрядных выходов причем каждый разрядный выход с соответствующим порядковым номером подключен к информационному входу соответствующего N-разрядного регистра сдвига с таким же порядковым номером по структурному построению, аналогичному N-разрядным регистрам сдвига БОКО, тактовый вход которого объединен с тактовыми входами других таких же L-1 N-разрядных регистров сдвига, с тактовыми входами узла дискретизации и АЦП и является тактовым входом блока сравнения, а также М узлов сравнения с порядковыми номерами m=1, 2, …, М, выходы которых являются соответствующими выходами блока сравнения с такими же порядковыми номерами m=1, 2, …, M, при этом каждый узел сравнения с соответствующим порядковым номером m имеет два идентичных L-разрядных цифровых входа с порядковыми номерами разрядных входов каждого L-разрядного цифрового входа, причем каждый разрядный вход с соответствующим порядковым номером первого L-разрядного цифрового входа подключен к выходу разряда с порядковым номером n=1+(m-1)k N-разрядного регистра сдвига с таким же порядковым номером а каждый разрядный вход с соответствующим порядковым номером второго L-разрядного цифрового входа этого же узла сравнения подключен к выходу разряда с порядковым номером n=2+(m-1)k N-разрядного регистра сдвига с таким же порядковым номером

Блок управления состоит из М формирователей команд управления (ФКУ) с порядковыми номерами m=1, 2, …, М, каждый из которых с соответствующим порядком номером m состоит из элемента НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого объединен с вторым входом второго элемента И и является первым входом ФКУ, который является одним из первых М входов блока управления с соответствующим порядковым номером m, а первый вход второго элемента И объединен с входом элемента НЕ и является вторым входом ФКУ, который является одним из М вторых входов блока управления с соответствующим порядковым номером m, а выходы первого и второго элементов И этого ФКУ являются первым и вторым выходами ФКУ и блока 6 управления с условными порядковыми номерами m₁=1_m, 2_m, которые совместно с аналогичными выходами других М-1 ФКУ являются соответствующими 2М выходами блока управления с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M.

Схема электрическая структурная устройства для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью приведена на фиг. 1.

На фиг. 2 представлены временные диаграммы, поясняющие работу устройства.

Параметры и количество составных частей устройства выбраны для осуществления приема сигнала ОФТ, содержащего избыточный служебный цикловой синхросигнал в виде равномерно распределенной по циклу синхрогруппы (СГ), состоящей из М=3 одиночных синхросимволов, регулярно повторяемой среди информационных символов с периодом повторения цикла Т_ц=3Т_с, где Т_с=k=6 ДС - период повторения синхросимволов.

Кроме того, количество L разрядов аналого-цифрового преобразователя (АЦП), определяющих точность преобразования аналогового уровня в цифровую форму и соответствующее количество регистров сдвига в блоке сравнения L=3.

Соседние разряды регистров сдвига и хранения условно разделены пунктирными линиями. С целью наглядности и упрощения изображения электрических связей входы и выходы разрядов регистров сдвига обозначены направлениями стрелок электрических соединений.

Устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью, содержит последовательно соединенные когерентный детектор 1, регенератор 2 и кодопреобразователь (КП) 3, другой вход которого соединен с выходом блока 4 выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора 1, другой вход которого и другой вход блока 4 выделения тактовой частоты объединены и являются входом устройства, а также блок 5 сравнения и блок 6 управления, причем выход КП 3 является выходом демодулированного двоичного сигнала и первым выходом устройства.

Кроме того, устройство содержит блок 7 обнаружения и коррекции ошибок (БОКО), тактовый вход которого объединен с тактовым входом блока 5 сравнения, другим входом регенератора 2 и выходом блока 4 выделения тактовой частоты, информационный вход БОКО 7 соединен с выходом КП 3, другие 2М входов БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(М), 2_3(М), соединены с соответствующими 2М выходами блока 6 управления с аналогичными условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(M), 2_3(M), М=3 первых входов которого с порядковыми номерами m=1, 2, 3(М) соединены с соответствующими выходами БОКО 7 с такими же порядковыми номерами m=1, 2, 3(M), а вторые М=3 входов блока 5 управления с порядковыми номерами m=1, 2, 3(М) соединены с соответствующими выходами блока 5 сравнения с такими же порядковыми номерами m=1, 2, 3(М), где М=3 - количество одиночных синхросимволов в равномерно распределенной по циклу синхрогруппе (СГ) служебного циклового синхросигнала в составе демодулированного сигнала, регулярно повторяемой среди основных информационных символов с периодом повторения цикла Т_ц=МТ_с=18, где Т_с=k=6 - период повторения синхросимволов в числе k=6 двоичных символов (ДС), сигнальный вход блока 5 сравнения соединен с выходом когерентного детектора 1, при этом БОКО 7 содержит первый и второй N-разрядные регистры сдвига 8₁ и 8₂, в каждом из которых количество N=3+(M-1)k=15 разрядов с порядковыми номерами n=1, 2, …, 15(N), соответствующими порядку последовательного продвижения двоичной информации по разрядам каждого регистра сдвига - от старшего разряда, являющимся информационным входом регистра сдвига (при n=15), к младшему разряду, являющимся информационным выходом регистра сдвига (при n=1), объединенные тактовые входы и объединенные информационные входы регистров сдвига являются соответственно тактовым и информационным входами БОКО7, а также М-разрядный регистр хранения 9 с порядковыми номерами разрядов m=1, 2, 3(М), соответствующих порядку следования М=3 синхросимволов в распределенной синхрогруппе циклового синхросигнала, выходы которых подключены к первым входам соответствующих сумматоров по модулю два 10₁, 10₂, 10_3(M) с такими же порядковыми номерами m=1, 2, 3(М), при этом вторые входы этих сумматоров по модулю два 10₁, 10₂, 10_3(M) с порядковыми номерами, следующими в порядке их увеличения, подключены к выходам соответствующих разрядов первого N-разрядного регистра сдвига 8₁ с порядковыми номерами n=2, 8, 14, также следующими в порядке их увеличения, а выход каждого из М=3 этих сумматоров по модулю два с соответствующим порядковым номером m, являющимся соответствующим выходом БОКО 7 с таким же порядковым номером m, соединен через соответствующий элемент НЕ с соответствующим одноразрядным входом цифрового сумматора 12, цифровой выход которого соединен с цифровым входом узла цикловой синхронизации (УЦС) 13, выход которого соединен с входом фазирования формирователя цикловых импульсов (ЦИ) 14, тактовый вход которого объединен с тактовым входом УЦС 13 и тактовыми входами N-разрядных регистров сдвига 8₁ и 8₂, а выход формирователя ЦИ 14 соединен с импульсным входом перезаписи ДС в разряды второго N-разрядного регистра сдвига 8₂, информационный выход которого является выходом откорректированного демодулированного двоичного сигнала и вторым выходом устройства, выходы других 2М=6 разрядов первого N-разрядного регистра сдвига 8₁ с порядковыми номерами n=1, 3, 7, 9, 13, 15 подключены к первым входам соответствующих других 2М=6 сумматоров по модулю два 10₄, 10₅, …, 10_9(3M) с порядковыми номерами m=4, 5, …, 9(3М), выходы которых подключены к информационным входам перезаписи ДС в соответствующие разряды второго N-разрядного регистра сдвига 8₂ с порядковыми номерами n=1, 3, 7, 9, 13, 15, при этом вторые входы этих 2М=6 сумматоров по модулю два 10₄, 10₅, …, 10_9(3M), следующих друг за другом в порядке увеличения их порядковых номеров, являются соответствующими 2М входами БОКО7 с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(М), 2_3(М).

Блок 5 сравнения состоит из последовательно соединенных узла дискретизации 15, сигнальный вход которого является сигнальным входом блока 5 сравнения, и аналого-цифрового преобразователя (АЦП) 16, обеспечивающего преобразование аналоговых уровней с выхода узла дискретизации в L-разрядные двоичные числа с порядковыми номерами разрядных выходов причем каждый разрядный выход с соответствующим порядковым номером подключен к информационному входу соответствующего N-разрядного регистра сдвига с таким же порядковым номером по структурному построению аналогичному N-разрядным регистрам сдвига 8₁ и 8₂ БОКО7, тактовый вход которого объединен с тактовыми входами других таких же L-1 N-разрядных регистров сдвига, с тактовыми входами узла дискретизации 15 и АЦП 16 и является тактовым входом блока 5 сравнения, а также М=3 узлов сравнения 18₁, 18₂, 18_3(M) с порядковыми номерами m=1, 2, 3(М), выходы которых являются соответствующими выходами блока 5 сравнения с такими же порядковыми номерами m=1, 2, 3(М), при этом каждый узел сравнения 18_m с соответствующим порядковым номером m имеет два идентичных L-разрядных цифровых входа с порядковыми номерами разрядных входов каждого L-разрядных цифрового входа, причем каждый разрядный вход с соответствующим порядковым номером первого L-разрядного цифрового входа подключен к выходу разряда с порядковым номером n=1+(m-1)k=1 N-разрядного регистра сдвига с таким же порядковым номером а каждый разрядный вход с соответствующим порядковым номером второго L-разрядного цифрового входа этого же узла сравнения 18_m подключен к выходу разряда с порядковым номером n=2+(m-1)k=2 N-разрядного регистра сдвига с таким же порядковым номером

Блок 6 управления состоит из М=3 формирователей команд управления (ФКУ) 19₁, 19₂, 19_3(M) с порядковыми номерами m=1, 2, 3(М), каждый из которых 19_m с соответствующим порядком номером m состоит из элемента НЕ 11₄, выход которого соединен с первым входом первого элемента И 20₁, второй вход которого объединен с вторым входом второго элемента И 20₂ и является первым входом ФКУ, который является одним из первых М=3 входов блока 6 управления с соответствующим порядковым номером m, а первый вход второго элемента И 20₂ объединен с входом элемента НЕ 11₄ и является вторым входом ФКУ, который является одним из вторых М=3 входов блока 6 управления с соответствующим порядковым номером m, а выходы первого и второго элементов И (20₁, 20₂) этого ФКУ 19_m являются первым и вторым выходами ФКУ и блока 6 управления с условными порядковыми номерами m₁=1_m, 2_m, которые совместно с аналогичными выходами других М-1=2 ФКУ являются соответствующими 2М=6 выходами блока управления с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(M), 2_3(M).

Устройство работает следующим образом.

Модулированный методом относительной фазовой телеграфии (ОФТ) сигнал данных (с разностью фаз между соседними посылками 0 или 180°), поступает на когерентный детектор 1 и блок 4 выделения тактовой частоты. В когерентном детекторе 1 производится квазикогерентное детектирование входного сигнала, т.е. операция перемножения входного сигнала на сформированное опорное когерентное напряжение с последующей фильтрацией результата перемножения фильтром нижних частот. Опорное когерентное напряжения в когерентном детекторе 1 может быть сформировано из входного сигнала любым известным методом.

Таким образом, когерентный детектор 1 может состоять из формирователя когерентного напряжения и фазового детектора, представляющего собой последовательно соединенные перемножитель и фильтр нижних частот. Когерентное опорное напряжение подается на вход блока 4 выделения тактовой частоты.

Продетектированный сигнал с первого выхода когерентного детектора 1, представляющего собой видеосигнал с нулевым средним уровнем (так как положительные и отрицательные посылки симметричны относительно нулевого уровня при отсутствии напряжения помех на входе когерентного детектора 1), поступает на вход регенератора 2 и на сигнальный вход блока 5 сравнения. В регенераторе 2 производится регистрация символов в отсчетные моменты времени, задаваемые блоком 4 выделения тактовой частоты, т.е. если в момент прихода тактового импульса выходное напряжение когерентного детектора 1 положительное, то регенератором 2 регистрируется символ «1», если же в этот момент напряжение когерентного детектора 1 отрицательное, то регистрируется символ «0».

В блоке 4 выделения тактовой частоты формируются узкие тактовые импульсы, соответствующие во времени наименее искаженной части продетектированных посылок (обычно середине посылок). Конструктивно блок 4 выделения тактовой частоты может быть выполнен, например, из входного преобразователя, содержащего собственные корреляторы, работающие с временным сдвигом один относительно другого, и замкнутого устройства синхронизации. При этом результат сравнения выходных сигналов корреляторов используется для подборки фазы автогенератора замкнутого устройства синхронизации.

С выхода регенератора 2 двоичные символы подаются на кодопреобразователь (КП) 3, где производится их перекодирование с целью снятия относительности, вводимой в двоичную последовательность символов на передающей стороне. Двоичный поток на выходе КП 3 содержит служебный цикловой синхросигнал, состоящий из М=3 одиночных синхросимволов в равномерно распределенной по циклу синхрогруппе (СГ), периодически повторяемой среди информационных символов с периодом повторения цикла Т_ц=Т_сМ, где Т_с=k - период повторения синхросимволов, определяемый в числе k≥3 двоичных символов (ДС), в данном случае k=6. Предельное наименьшее значение k=3 объясняется тем, что при k=2 возникает неопределенность в определении наименее надежного информационного символа, что очевидно из анализа временных диаграмм, приведенных на фиг. 2 при Т_с=k=2.

Для наглядности на фиг. 2а представлена передаваемая последовательность двоичных данных, содержащих цикловой синхросигнал в виде равномерно распределенной по циклу СГ, состоящей из М=3 одиночных синхросимволов (синхросимволы СГ помечены жирными стрелками), периодически повторяемой среди информационных символов с периодом повторения цикла Т_ц=3Т_с, где Т_с=k=6 ДС - период следования синхросимволов среди информационных символов в числе двоичных символов. Здесь каждая кодовая комбинация состоит из пяти информационных символов и одного избыточного синхросимвола распределенной по циклу СГ из трех синхросимволов - 110, т.е. период следования синхросимволов в пределах каждого цикла и в общем потоке двоичных данных составляет Т_с=k=6 ДС. Такой демодулированный сигнал подобен двоичному сигналу, сформированному кодом (k, k-1) с минимальной избыточностью, в котором временное положение и значение избыточного синхросимвола в каждой кодовой комбинации из k ДС известно при приеме.

На фиг. 2б изображена та же последовательность двоичных данных, но только после относительного перекодирования символов, необходимого для передачи информации методом ОФТ. Этой последовательностью символов производится модуляция по фазе (0-180°) несущего колебания на передающей стороне.

На фиг. 2в изображен видеосигнал на выходе когерентного детектора 1 (нулевое среднее обозначено прямой линией), здесь же изображены тактовые импульсы блока 4 выделения тактовой частоты, в моменты следования которых производится регистрация символов регенератором 2 (фиг. 2д).

В КП 3 двоичная последовательность с выхода регенератора 2 сдвигается на один тактовый интервал (фиг. 2е), после чего символы обеих последовательностей сравниваются между собой (например, в сумматоре по модулю два с инверсным выходом), в результате с выхода КП 3 на первый выход устройства поступает демодулирррованный сигнал (фиг. 2ж), правильно принятые синхросимволы помечены жирными стрелками, а искаженные символы - тонкими стрелками).

В каждой комбинации из k следующих подряд символов на выходе КП присваивают условные порядковые номера i=1, 2, …, k (фиг. 2ж), из которых условный порядковый номер i=2 присваивают синхросимволу. Кроме того, в соответствующих комбинациях неперекодированных символов, регистрируемых непосредственно на выходе ФД (фиг. 2д) и соответствующие им уровни в моменты регистрации этих символов, зафиксированные узлом 15 дискретизации (фиг. 2г), совпадающими во времени с символами на выходе КП с условными порядковыми номерами i=1, 2, …, k, присваивают условные порядковые номера i^!=1^!, 2^!, …, k^!. При этом, если на выходе одного из М=3 сумматоров по модулю два появляется символ «1» - сбой синхросимвола в соответствующей одной из М комбинаций какого-либо цикла длительностью Т_ц=Mk ДС, что означает, что искажен один из двух символов с условными порядковыми номерами i^!=1^!, 2^! на выходе регенератора, при этом наименее

надежным считают тот символ, которому при регистрации соответствует наименьшее абсолютное напряжение ФД [6].

Если бы отсутствовали искажения принимаемого сигнала, то видеосигнал на выходе когерентного детектора 1 по форме соответствующий модулирующей двоичной последовательности на передающей стороне (фиг. 2б), полностью совпадал бы по форме с модулирующей последовательностью. Ввиду задержки в канале связи видеосигнал на фиг. 2в изображен несколько смещенным во времени относительно модулирующего сигнала, показанного на фиг. 2б.

Однако вследствие действия помех в канале связи в один из моментов t₁ регистрации очередного символа видеосигнал вместо положительного принимает отрицательное значение (фиг. 2в), т.е. в этот момент времени напряжение помехи на входе устройства действует противофазно по отношению к напряжению сигнала, при этом полярность выходного колебания когерентного детектора 1 противоположна по отношению к тому, если бы на вход устройства поступал только один сигнал без помех.

Таким образом в момент времени t₁ имеет место ошибочная регистрация первого символа одной из k-элементных комбинаций символов (фиг. 2в, г, д), т.е. вместо символа «1» принят символ «0», который обозначен цифрой 1 (искаженные символы помечены тонкими стрелками).

В момент времени t₂ имеет место ошибочная регистрация второго символа другой k-элементной комбинации неперекодированных символов, т.е. вместо символа «0», принят символ «1» (фиг. 2в, г, д), который обозначен цифрой 2.

После относительного перекодирования символов в кодопреобразователе 3 (фиг. 2ж) одиночные ошибки, имеющие место на выходе регенератора 2 (фиг. 2д) удваиваются (ошибочные символы помечены тонкими стрелками).

Таким образом, если обнаружен ошибочно принятый синхросимвол в какой либо кодовой комбинации из k ДС с выхода КП 3, то это есть следствие того, что из-за сдваивания ошибок при приеме сигнала ОФТ, искажен один из двух символов на выходе регенератора с условными порядковыми номерами i^!=1^!, 2^!, причем наименее надежным считают тот символ, которому при регистрации соответствует наименьшее абсолютное значение напряжение видеосигнала на выходе ФД 1 [6]. При этом, если выполняется неравенство |Z₁^!|<|Z₂^!|, где |Z₁^!| и |Z₂^!| - соответственно абсолютные значения напряжения видеосигнала на выходе ФД, измеренные в относительных единицах любым известным способом в моменты регистрации символов с условными порядковыми номерами i^!=1^!, 2^!, то в кодовой комбинации с выхода КП корректируют (инвертируют) информационный символ с условным порядковым номером i=1. если знак неравенства меняется на противоположный, когда |Z₂^!|<|Z₁^!|, то в этой кодовой комбинации корректируют информационный символ с условным порядковым номером i=3.

Для выявления искаженных синхросимволов и исправления одного из двух информационных символов, соседних с каждым искаженным синхросимволом, принимаемая последовательность с первого выхода устройства подается на информационный вход блока 7 обнаружения и коррекции ошибок (БОКО). При этом БОКО 7 содержит первый и второй N-разрядные регистры сдвига 8₁ и 8₂, в каждом из которых количество N=3+(M-1)k=15 разрядов с порядковыми номерами n=1, 2, …, 15(N), соответствующими порядку последовательного продвижения двоичной информации по разрядам каждого регистра сдвига - от старшего разряда, являющимся информационным входом регистра сдвига (при n=15), к младшему разряду, являющимся информационным выходом регистра сдвига (при n=1).

Под воздействием тактовых импульсов (фиг. 2в) входная последовательность (фиг. 2ж) синхронно продвигается по разрядам двух N-разрядным регистров сдвига 8₁ и 8₂. Для обнаружения каждого сбоя синхросимвола в каждой распределенной СГ из М=3 сихросимволов к выходам соответствующих разрядов первого N-разрядного регистра сдвига 8₁ подключены по одним из входов соответствующих М=3 сумматора по модулю два (10₁, 10₂, 10_3(M)). Другие входы этих сумматоров по модулю два подключены к выходам соответствующих разрядов М-разрядного регистра 9 хранения [7], имитирующего логические уровни («1», «1», «0») синхросимволов распределенной СГ.

Выходы сумматоров по модулю два, являющиеся М выходами БОКО 7, через соответствующие элементы НЕ (11₁, 11₂, 11_3(M)) подключены к соответствующим одноразрядным входам цифрового сумматора 12 [7], обеспечивающего суммирование единичных откликов на его входах при каждом сдвиге дискретной информации на один разряд в регистре сдвига 8₁ под воздействием тактовых импульсов - ТИ. Единичный отклик (символ «1») на любом входе цифрового сумматора 12 означает, что в соответствующем разряде регистра сдвига 8₁ и соответствующем тактовом интервале располагается символ, подобный требуемому синхросимволу СГ.

При правильном приеме всех М=3 синхросимволов распределенной СГ в каком-либо цикле (фиг. 2а) и расположении всех М синхросимволов в требуемых разрядах регистра сдвига 8₁ (фиг. 1) в соответствующем тактовом интервале, на выходе цифрового сумматора 12 появится результат суммирования в этом тактовом интервале - цифра 3 в двоичном коде на выходе цифрового сумматора 12. При этом на выходе каждого из М=3 сумматоров по модулю два (10₁, 10₂,10_3(M)), являющихся соответствующими М=3 выходами БОКО 7, появится логический уровень «0» - отсутствие сбоя соответствующего синхросимвола.

С выхода цифрового сумматора 12 результаты подсчета символов подобных синхросимволам в СГ поступают на вход устройства цикловой синхронизации (УЦС) 13, который производит определение циклически повторяющегося с периодом Т_ц=18 временного положения М=3 синхросимволов СГ в соответствующих разрядах N-разрядного регистра сдвига 8₁ и формирует синхронизирующие импульсы.

Конструктивно УЦС 13 может состоять, например, из Q=Mk накапливающих сумматоров, подсчитывающих символы подобные синхросимволам СГ при каждом сдвиге дискретной информации на один разряд в регистре сдвига 8₁ в течении заданного промежутка времени и решающего узла, определяющего номер накапливающего сумматора, в который поступило наибольшее число откликов с выхода цифрового сумматора 12, и формирующего синхронизирующий импульс. Структура подобного УЦС приведена в [8].

Выход УЦС 13 соединен с входом фазирования формирователя цикловых импульсов (ЦИ) 14, тактовый вход которого объединен с тактовыми входами УЦС 13 и N-разрядных регистров сдвига 8₁ и 8₂, а выход формирователя ЦИ 14 соединен с импульсным входом перезаписи ДС в разряды второго N-разрядного регистра сдвига 8₂. Формирователь ЦИ формирует ЦИ с периодом повторения Т_ц (фиг. 2а, и) и фазируется от УЦС таким образом, что при поступлении каждого циклового импульса, М синхросимволов СГ каждого цикла принимаемого двоичного сигнала будут размещаться в соответствующих идентичных разрядах первого и второго регистров сдвига 8₁ и 8₂ с порядковыми номерами n=2, (2+1⋅k), (2+2⋅k)=2, 8, 14. При этом первый (во времени) синхросимвол СГ (в данном случае символ «1») каждого цикла должен размещаться в разрядах регистров сдвига 8₁ и 8₂ с порядковым номером n=2. Формирователь ЦИ может быть выполнен, например, на основе двоичного счетчика и дешифратора.

Выходы других 2М=6 разрядов первого N-разрядного регистра сдвига 8] с порядковыми номерами n=1, 3, 7, 9, 13, 15 подключены к первым входам соответствующих других 2М=6 сумматоров по модулю два 10₄, 10₅, …, 10_9(3M) с порядковыми номерами m=4, 5, …, 9(3М), выходы которых подключены к информационным входам перезаписи ДС в соответствующие разряды второго N-разрядного регистра сдвига 8₂ с такими же порядковыми номерами n=1, 3, 7, 9, 13, 15 разрядов. При этом вторые входы этих 2М=6 сумматоров по модулю два 10₄, 10₅, …, 10_9(3M), следующих друг за другом в порядке увеличения их порядковых номеров, являются соответствующими 2М входами БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(М), 2_3(M).

Через каждую пару сумматоров по модулю два (10₄, 10₅; 10₆, 10₇; 10₈, 10₉) возможно принудительно перезаписывать ДС (двоичный символ «1», либо «0») с выходов соответствующих каждых двух разрядов первого регистра сдвига 8₁ с порядковыми номерами n=1, 3; 7, 9; 13, 15 в соответствующие разряды второго регистра сдвига 8₂ с идентичными порядковыми номерами разрядов: либо без инверсии двух символов, либо с инверсией одного из двух символов, в момент прихода циклового импульса - ЦИ (фиг. 2и). Причем, если на вторые входы этих сумматоров по модулю два 10₄, 10₅, …, 10_9(3M), являющихся соответствующими 2М одиночными входами БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(M), 2_3(M), подаются «нулевые» управляющие уровни (символы «0»), что возможно тогда, когда в соответствующем тактовом интервале в момент поступления ЦИ с выхода формирователя ЦИ 14, все синхросимволы соответствующей СГ приняты правильно и на выходе каждого сумматора по модулю два (10₁, 10₂, 10₃), а соответственно и на каждом из М=3 выходов БОКО появится логический уровень (символ) «0», то ДС или логические уровни во всех разрядах второго регистра сдвига 8₂ останутся без изменения, так как перезаписываемые логические уровни от разрядов первого регистра сдвига 8₁ совпадают с логическими уровнями идентичных разрядов второго регистра сдвига 8₂. Если же при поступлении ЦИ синхросимволы СГ приняты ошибочно, и с каждого из М=3 выходов блока 5 сравнения поступает логический уровень «0», то на вторые входы сумматоров по модулю два с нечетными порядковыми номерами n=10₅, 10₇, 10₉ поступит лог. уровень «0», а на вторые входы сумматоров по модулю два с четными порядковыми номерами n=10₄, 10₆, 10₈ поступит лог. уровень «1» с соответствующих одиночных входов БОКО 7 с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, 1_3(M), 2_3(M). В результате во втором N-разрядном регистре сдвига 8₂ откорректированными (инвертированными) будут информационные символы, предшествовавшие искаженным синхросимволам, которые размещены в разрядах с порядковыми номерами n=1, 7, 13, а ДС, размещаемые в других разрядах этого регистра сдвига, останутся без изменения. При смене выходных уровней блока 5 сравнения на противоположные - лог. «1», откорректированными (инвертированными) окажутся информационные ДС, следующие за искаженными синхросимволами, которые размещены в разрядах с порядковыми номерами n=3, 9, 15 второго регистра сдвига 8₂.

Как было отмечено выше, для определения наименее надежного символа, соседнего с искаженным синхросимволом, требуется сравнить между собой абсолютные значения амплитуд видеосигнала в моменты регистрации регенератором 2 символов с условными порядковыми номерами i^!=1^!, 2^! в неперекодированной последовательности (фиг. 2д). Выполнение этих действий осуществляется в блоке 5 сравнения.

В блоке 5 сравнения с сигнального входа видеосигнал поступает на сигнальный вход блока 15 дискретизации, в котором производится запоминание мгновенных значений видеосигнала в моменты регистрации символов регенератором 2 (фиг. 2г, среднее нулевое значение квантованных уровней также обозначено прямой линией). Запоминание мгновенных значений уровней видеосигнала необходимо для надежного срабатывания в отсчетные моменты времени аналого-цифрового преобразователя (АЦП) 16. Блок 15 дискретизации может быть выполнен, например, в виде электронного ключа и интегрирующей RC-цепи, запоминающей значения мгновенных уровней.

АЦП 16 в момент прихода каждого тактового импульса с блока 4 производит преобразование соответствующего абсолютного значения уровня блока 15 (фиг. 2г) в L-разрядную цифровую форму в виде кодового числа в прямом коде (L - количество разрядов АЦП, определяют точность преобразования мгновенных значений аналоговых уровней в цифровую форму: чем выше разрядность, тем выше точность преобразования) и запоминание этого числа до прихода следующего тактового импульса. Таким образом, кодовые числа на выходе АЦП 16 представляют собой абсолютные значения уровней когерентного детектора 1 (в цифровой форме) в моменты регистрации символов регенератором 2. Эти абсолютные уровни соответствуют во времени перекодированным символам на выходе КП 3.

Поскольку принимаемая двоичная последовательность с выхода КП 3 в БОКО 7 подается на информационные входы N-разрядных регистров сдвига 8₁ и 8₂ для одновременного обнаружения ошибочно принятых М≤3 синхросимволов в СГ каждого цикла и коррекции ошибочно принятых информационных символов, то и абсолютные значения уровней когерентного детектора 1, во времени должны соответствовать символам с выхода КП 3. Поэтому выход каждого разряда АЦП 16 также подается на информационный вход соответствующего N-разрядного регистра сдвига (17₁, 17₂, 17_3(L)) аналогичного регистрам сдвига 8₁ и 8₂ по количеству разрядов и их порядковых номерам. Поскольку одновременно анализируются все М символов СГ, то в составе блока 5 сравнения, требуется иметь М=3 узлов сравнения 18₁, 18₂, 18_3(M), каждый из которых предназначен для сравнения двух чисел в двоичном коде, соответствующих абсолютным значениям уровней напряжения когерентного детектора 1 при регистрации символов с условными порядковыми номерами i^!=1^!, 2^! (фиг. 2д) в неперекодированной кодовой комбинации символов, которые во времени совпадают с символами с условными порядковыми номерами i=1, 2 на выходе КП 3. С учетом синхронного продвижения последовательностей ДС по разрядам N-разрядных регистров сдвига 8₁, 8₂ БОКО 7 и 17₁, 17₂, 17_3(L) блока 5 сравнения, выходы сравниваемых разрядов N-разрядных регистров сдвига 17₁, 17₂, 17_3(L) блока 5 сравнения на фиг. 1 по аналогии с фиг. 2д обозначены цифрами 1 и 2.

С приходом каждого тактового импульса в каждом из узлов сравнения (18₁, 18₂, 18_3(M)), производится сравнение двух чисел в двоичном коде, соответствующих абсолютному значению уровней напряжения когерентного детектора 1 в моменты регистрации двух соседних символов с условными порядковыми номерами i=1^!, 2^!, которые для каждой из М кодовой комбинации из k ДС каждого цикла Т_ц обозначают как |Z^!₁| и |Z^!₂|. Соответствующие разрядные ДС АЦП 16 каждого цикла располагаются в разрядах с порядковыми номерами n=1, 2, 7, 8, 13, 14 каждого из регистров сдвига 17₁, 17₂, 17_3(L) в том тактовом интервале, когда поступает ЦИ с выхода формирователя ЦИ 14. При этом каждый узел сравнения 18₁, 18₂, 18_3(M) формирует на своем выходе символ «0», если первое число |Z^!₁| меньше второго числа |Z^!₂|, В противном случае, когда |Z^!₂|<|Z^!₁|, на выходе соответствующего узла сравнения формируется логический уровень «1».

Выходы узлов сравнения 18₁, 18₂, 18_3(M) с М=3 выходов блока 5 сравнения подаются на соответствующие вторые входы блока 6 управления, в котором поступающие управляющие логические уровни подаются на вторые входы соответствующих формирователей команд управления (ФКУ) 19₁, 19₂, 19_3(M) с порядковыми номерами m=1, 2, 3(М), на первые входы которых подаются другие управляющие уровни с первых входов блока 6 управления с такими же порядковыми номерами входов.

Рассмотрим более подробно процесс исправления ошибочно принятых информационных символов в принимаемой последовательности двоичных символов в соответствии с фиг. 2.

В следствии действия помех в канале связи в один из моментов регистрации очередного символа t₁ видеосигнал (фиг. 2в) вместо положительного принимает отрицательное значение, т.е. в этот момент времени напряжение помехи на входе устройства действует противофазно по отношению к напряжению сигнала. Таким образом, в момент времени t₁ имеет место ошибочная регистрация символа с условным порядковым номером i^!=1^! в одной из кодовых комбинаций неперекодированных символов, т.е. вместо символа «1» принят символ «0» (фиг. 2в, г, д).

После относительного перекодирования символов кодопреобразователем 3 (фиг. 2ж) одиночные ошибки, имеющие место на выходе регенератора 2 (фиг. 2д) удваиваются (ошибочные символы помечены тонкими стрелками). В соответствии с фиг. 2а, ж второй с начала первого цикла искаженный синхросимвол с порядковым номером n=2 в распределенной СГ (110) следует во втором периоде повторения одиночных синхросимволов Т_2с в пределах первого циклового интервала Т_ц. Этот второй синхросимвол располагается в разряде с порядковым номером n=2+1k=8 первого и второго регистров сдвига 8₁ и 8₂ БОКО7 в одном из тактовых интервалов, во времени совпадающем с приходом очередного циклового импульса (ЦИ) с выхода формирователя ЦИ 14. Соответственно на выходе сумматора по модулю два 10₂ БОКО7 появляется символ «1» (ошибка второго синхросимвола в СГ), который подается на первый вход ФКУ₂ блока 6 управления. А это значит, что в неперекодированой кодовой комбинации символов (фиг. 2д) искажен либо предыдущий символ с условным порядковым номером i^!=1^!, либо символ с условным порядковым номером i^!=2^!, во времени совпадающий с искаженным синхросимволом.

Во втором узле сравнения 18₂ блока 5 сравнения производится сравнение двух абсолютных значений выходного напряжения когерентного детектора 1 - |Z^!₁| и |Z^!₂|. В соответствии с фиг. 2г в момент t₁ регистрируется символ с условным порядковым номером i^!=1^!, которому соответствует уровень |Z^!₁|, при этом |Z^!₁|<|Z^!₂|, т.е. наименее надежным является символ с условным порядковым номером i^!=1^!. В этом случае на выходе узла сравнения 18₂ появится результат сравнения - символ «0», который подается на второй вход ФКУ₂, При одновременном поступлении на первый вход ФКУ₂ символа «1» с выхода сумматора по модулю два 10₂, а на второй вход ФКУ₂ - символа «0» от блока 6 управления, на втором выходе ФКУ₂ блока 6 управления появится символ «0», который поступает на второй вход сумматора по модулю два 10₇ БОКО 7, а на первом выходе ФКУ₂ - символ «1», который поступает на второй вход сумматора по модулю два 10₆ БОКО 7 и обеспечивает прохождение ДС с выхода разряда с порядковым номером n=7 первого регистра сдвига 8₁ на выход сумматора по модулю два 10₆ с инверсией. При этом на информационный вход перезаписи ДС в разряд с порядковым номером n=1+1k=7 второго регистра сдвига 8₂ с выхода сумматора по модулю два 10₆ будет поступать противоположный (инверсный) символ относительно символа, хранящегося в данном разряде в рассматриваемом тактовом интервале. Соответственно, с поступлением ЦИ на импульсный вход перезаписи ДС в разрядах второго регистра сдвига 8₂ произойдет корректирование ошибочно принятого информационного символа, хранящегося в данном разряде второго регистра сдвига 8₂.

В момент времени t₂ регистрируется символ 2^! (фиг. 2д), которому соответствует уровень |Z^!₂| с выхода когерентного детектора 1. В соответствии с фиг. 2а, ж искаженный синхросимвол с условным порядковым номером i^!=2^! в СГ следует в третьем периоде Т_3с в пределах того же циклового интервала Т_ц. Этот третий синхросимвол располагается в разряде с порядковым номером n=14 первого и второго регистров сдвига 8₁ и 8₂ БОКО7. Соответственно на выходе сумматора по модулю два 10₃ БОКО7 появится символ «1» (ошибка третьего синхросимвола в СГ), который подается на первый вход ФКУ₃ блока 6 управления.

В блоке 5 сравнения в третьем узле сравнения 18₃ производится сравнение двух абсолютных значений уровня когерентного детектора 1 - |Z^!₁| и |Z^!₂l. При этом в соответствии с фиг. 2г после момента времени t₂ имеет место неравенство |Z^!₂|<|Z^!₁|, т.е. наименее надежным является символ с условным порядковым номером i^!=2^!. Соответственно на выходе узла сравнения 18₃ появится символ «1», который подается на второй вход ФКУ₃. В результате на втором выходе ФКУ₃ блока 5 сравнения появится символ «1», который поступает на второй вход сумматора по модулю два 10₉ БОКО7, а на первом выходе ФКУ₃ - символ «0», который поступает на второй вход сумматора по модулю два 10₈ БОКО7. При этом на информационный вход перезаписи ДС в разряд с порядковым номером n=15 регистра сдвига 8₂ с выхода сумматора по модулю два 10₉ будет поступать противоположный (инверсный) символ относительно символа, хранящегося в данном разряде. При этом информационный символ, хранящийся в разряде с порядковым номером n=13 второго регистра сдвига 8₂ БОКО7, остается без изменения.

Откорректированная двоичная последовательность (фиг. 2з) снимается с информационного выхода второго N-разрядного регистра сдвига 8₂ (Вых. 2).

Если принимаемая двоичная последовательность не содержит цикловой синхросигнал в виде равномерно распределенной по циклу синхрогруппы из М синхросимволов, периодически повторяемой среди информационных символов, то двоичная информация снимается как и в любом другом известном устройстве для приема сигналов ОФТ с выхода кодопреобразователя 3 (Вых. 1).

Следует отметить, что предложенная на фиг. 1 схема электрическая структурная является универсальной и реализуема при любых значениях целых чисел, характеризующих параметры М, L, k, в том числе и при М=1, т.е., когда цикловой синхросигнал односимвольный т.е. Т_ц=Т_с ДС. При М=1 структура предлагаемого устройства (фиг. 1) существенно упрощается: N-разрядные регистры сдвига 8₁ и 8₂ должны быть трехразрядными - N=3+(M-1)k=3. Такие же трехразрядные регистры сдвига 17₁…17_L потребуются в блоке сравнения 5, в котором должен использоваться только один узел сравнения 18 и один ФКУ в блоке 6 управления.

Таким образом, в предлагаемом устройстве за счет инвертирования ошибочно принятых информационных символов реализуется повышенная помехоустойчивость приема.

Источники информации

1. Назаров В.И. Прием сигналов относительной фазовой телеграфии с вращающейся фазой. - «Электросвязь», 1964, №11, с. 9.

2. А.с. СССР №915276, кл. H04L 27/22, 1979.

3. Колтунов М.Н., Коновалов Г.В., Лангуров З.И. Синхронизация по циклам в цифровых системах связи. - М.: Связь, 1980. - 152 с.

4. Финк Л.М. Теория передачи дискретных сообщений. М.: Советское радио. 1970. 728 с.

5. Автоматизированная радиосвязь с судами / Под ред. К.А. Семенова. - Л.: Судостроение, 1989 (Б-ка судового инженера-связиста). - 336 с.

6. Хворостенко Н.П. Статистическая теория демодуляции дискретных сигналов. - М.: Связь, 1968. - 335 с.

7. Соловьёв Г.Н. Арифметические устройства ЭВМ. - М.: Энергия, 1978. - 176.

8. А.с. СССР №1138954. Устройство цикловой синхронизации / Б.Г. Шадрин - 1985.

1. Устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью, содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь (КП), другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока выделения тактовой частоты объединены и являются входом устройства, а также блок сравнения и блок управления, причем выход КП является выходом демодулированного двоичного сигнала и первым выходом устройства, отличающееся тем, что введен блок обнаружения и коррекции ошибок (БОКО), тактовый вход которого объединен с тактовым входом блока сравнения, другим входом регенератора и выходом блока выделения тактовой частоты, информационный вход БОКО соединен с выходом КП, другие 2М входов БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M, соединены с соответствующими 2М выходами блока управления с аналогичными условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M, М первых входов которого с порядковыми номерами m=1, 2, …, М соединены с соответствующими выходами БОКО с такими же порядковыми номерами m=1, 2, …, M, а вторые М входов блока управления с порядковыми номерами m=1, 2, …, М соединены с соответствующими выходами блока сравнения с такими же порядковыми номерами m=1, 2, …, М, где М - количество одиночных синхросимволов в равномерно распределенной по циклу синхрогруппе (СГ) служебного циклового синхросигнала в составе демодулированного сигнала, регулярно повторяемой среди основных информационных символов с периодом повторения цикла Т_ц=MT_c, где Т_с=k - период повторения синхросимволов в числе k≥3 двоичных символов (ДС), сигнальный вход блока сравнения соединен с выходом когерентного детектора, при этом БОКО содержит первый и второй N-разрядные регистры сдвига, в каждом из которых количество N=3+(M-1)k разрядов с порядковыми номерами n=1, 2, …, N, соответствующими порядку последовательного продвижения двоичной информации по разрядам каждого регистра сдвига - от старшего разряда, являющимся информационным входом регистра сдвига (при n=15), к младшему разряду, являющимся информационным выходом регистра сдвига (при n=1), объединенные тактовые входы и объединенные информационные входы регистров сдвига являются соответственно тактовым и информационным входами БОКО, а также М-разрядный регистр хранения с порядковыми номерами разрядов m=1, 2, …, М, соответствующих порядку следования М синхросимволов в распределенной СГ циклового синхросигнала, выходы которых подключены к первым входам соответствующих сумматоров по модулю два с такими же порядковыми номерами m=1, 2, …, М, при этом вторые входы этих сумматоров по модулю два с порядковыми номерами, следующими в порядке их увеличения, подключены к выходам соответствующих разрядов первого N-разрядного регистра сдвига с порядковыми номерами n=2, (2+1⋅k), (2+2⋅k), …, [2+(M-1)⋅k], также следующими в порядке увеличения их порядковых номеров, а выход каждого из М этих сумматоров по модулю два с соответствующим порядковым номером m, являющимся соответствующим выходом БОКО с таким же порядковым номером m, соединен через соответствующий элемент НЕ с соответствующим одноразрядным входом цифрового сумматора, цифровой выход которого соединен с цифровым входом узла цикловой синхронизации (УЦС), выход которого соединен с входом фазирования формирователя цикловых импульсов (ЦИ), тактовый вход которого объединен с тактовым входом УЦС и тактовыми входами N-разрядных регистров сдвига, а выход формирователя ЦИ соединен с импульсным входом перезаписи ДС в разряды второго N-разрядного регистра сдвига, информационный выход которого является выходом откорректированного демодулированного двоичного сигнала и вторым выходом устройства, выходы других 2М разрядов первого N-разрядного регистра сдвига с порядковыми номерами n=1, 3, (1+1⋅k), (3+1⋅k), (1+2⋅k), (3+2⋅k), …, [1+(M-1)⋅k], [3+(M-1)⋅k] подключены к первым входам соответствующих других 2М сумматоров по модулю два с порядковыми номерами m=(М+1), (М+2), (М+3), (М+4), …, (3М-1), 3М, выходы которых подключены к информационным входам перезаписи ДС в соответствующие разряды второго N-разрядного регистра сдвига с порядковыми номерами n=1, 3, (1+1⋅k), (3+1⋅k), (1+2⋅k), (3+2⋅k), …, [1+(М-1)⋅k], [3+(М-1)⋅k], при этом вторые входы этих 2М сумматоров по модулю два, следующих друг за другом в порядке увеличения их порядковых номеров, являются соответствующими 2М входами БОКО с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M.

2. Устройство по п. 1, отличающееся тем, блок сравнения состоит из последовательно соединенных узла дискретизации, сигнальный вход которого является сигнальным входом блока сравнения, и аналого-цифрового преобразователя (АЦП), обеспечивающего преобразование аналоговых уровней с выхода узла дискретизации в L-разрядные двоичные числа с порядковыми номерами разрядных выходов причем каждый разрядный выход с соответствующим порядковым номером подключен к информационному входу соответствующего N-разрядного регистра сдвига с таким же порядковым номером по структурному построению, аналогичному N-разрядным регистрам сдвига БОКО, тактовый вход которого объединен с тактовыми входами других таких же L-1 N-разрядных регистров сдвига, с тактовыми входами узла дискретизации и АЦП и является тактовым входом блока сравнения, а также М узлов сравнения с порядковыми номерами m=1, 2, …, М, выходы которых являются соответствующими выходами блока сравнения с такими же порядковыми номерами m=1, 2, …, М, при этом каждый узел сравнения с соответствующим порядковым номером m имеет два идентичных L-разрядных цифровых входа с порядковыми номерами разрядных входов каждого L-разрядного цифрового входа, причем каждый разрядный вход с соответствующим порядковым номером первого L-разрядного цифрового входа подключен к выходу разряда с порядковым номером n=1+(m-1)k N-разрядного регистра сдвига с таким же порядковым номером а каждый разрядный вход с соответствующим порядковым номером второго L-разрядного цифрового входа этого же узла сравнения подключен к выходу разряда с порядковым номером n=2+(m-1)k N-разрядного регистра сдвига с таким же порядковым номером

3. Устройство по п. 1, отличающееся тем, блок управления состоит из М формирователей команд управления (ФКУ) с порядковыми номерами m=1, 2, …, М, каждый из которых с соответствующим порядковым номером m состоит из элемента НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого объединен с вторым входом второго элемента И и является первым входом ФКУ, который является одним из первых М входов блока управления с соответствующим порядковым номером m, а первый вход второго элемента И объединен с входом элемента НЕ и является вторым входом ФКУ, который является одним из М вторых входов блока управления с соответствующим порядковым номером m, а выходы первого и второго элементов И этого ФКУ являются первым и вторым выходами ФКУ и блока 6 управления с условными порядковыми номерами m₁=1_m, 2_m, которые совместно с аналогичными выходами других М-1 ФКУ являются соответствующими 2М выходами блока управления с условными порядковыми номерами m₁=1₁, 2₁, 1₂, 2₂, …, 1_M, 2_M.