Триггерный логический элемент и-не/или-не

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом изобретения является повышение нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ. Триггерный логический элемент И-НЕ/ИЛИ-НЕ дополнительно содержит четыре дополнительных транзистора и четыре дополнительных резистора. Первый и второй дополнительные транзисторы (оба n-p-n) включены между собой параллельно. Общий вывод коллекторов первого и второго дополнительных транзисторов подсоединён к общему выводу второго резистора, коллектора второго транзистора и эмиттера третьего дополнительного транзистора. Каждый вывод баз первого и второго дополнительных транзисторов образует относительно «земли» соответственно первый и второй вход логического элемента для реализации операции ИЛИ-НЕ. Первый дополнительный резистор включен между общим выводом эмиттеров первого и второго дополнительных транзисторов и «землей». Общий вывод коллектора третьего дополнительного транзистора и второго дополнительного резистора соединён с базой третьего транзистора. Третий дополнительный резистор подключен к эмиттеру третьего транзистора. Коллектор четвёртого дополнительного транзистора (n-p-n) соединён с общим выводом коллектора четвёртого транзистора, второго, третьего дополнительных резисторов и выходом логического элемента. База четвёртого дополнительного транзистора подсоединена к общему выводу эмиттеров первого, второго дополнительных транзисторов и первого дополнительного резистора. Эмиттер четвёртого дополнительного транзистора заземлён. Четвёртый дополнительный резистор включён между «землей» и общим выводом четвёртого резистора, коллектора третьего транзистора и базы третьего дополнительного транзистора. 3 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент И-ИЛИ-НЕ [Гольбденберг Л.М. Импульсные устройства. - М.: Радио и связь, 1981, стр. 51, рис. 2.26, б], содержащий шесть транзисторов, один диод, пять резисторов и источник питающего постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного транзистора формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, то это бы привело к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент И-НЕ [Ямпольский В.С. Основы автоматики и электронно-вычислительной техники. - М.: Просвящение, 1991, стр. 74, рис. 3.5], содержащий четыре транзистора, четыре резистора, один диод и источник питающего постоянного напряжения.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного транзистора формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ.

Это достигается тем, что в триггерный логический элемент И-НЕ/ИЛИ-НЕ, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый резистор, один из выводов которого подключён к выходу (плюсовой вывод) питающего источника, первый транзистор (n-p-n), база которого подсоединена к свободному выводу первого резистора, транзистор является двухэмиттерным, вывод каждого эмиттера его образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции И-НЕ, последовательно включенные второй резистор, второй транзистор (n-p-n) и третий резистор, свободный вывод второго резистора подсоединён к общему выводу первого резистора и выхода питающего источника, база второго транзистора подключена к коллектору первого транзистора, а свободный вывод третьего резистора заземлён, последовательно соединённые четвёртый резистор и третий транзистор (n-p-n), свободный вывод четвёртого резистора соединён с общим выводом первого, второго резисторов и выхода источника питания, четвёртый транзистор (n-p-n), коллектор которого подсоединён к выходу логического элемента, база - к общему выводу эмиттера второго транзистора и третьего резистора, эмиттер четвёртого транзистора заземлён, введены четыре дополнительных транзистора, четыре дополнительных резистора и изменено включение элементов, параллельно между собой включены первый и второй дополнительные транзисторы (оба n-p-n), общий вывод их коллекторов подсоединён к общему выводу второго резистора и коллектора второго транзистора, каждый вывод баз обоих дополнительных транзисторов образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции ИЛИ-НЕ, первый дополнительный резистор включен между общим выводом эмиттеров двух дополнительных транзисторов и «землей», последовательно включены третий дополнительный транзистор (p-n-p) и второй дополнительный резистор, эмиттер третьего дополнительного транзистора соединён с общим выводом второго резистора, коллекторов второго, первого и второго дополнительных транзисторов, база третьего дополнительного транзистора подсоединена к общему выводу четвёртого резистора и коллектора третьего транзистора, общий вывод коллектора третьего дополнительного транзистора и второго дополнительного резистора соединён с базой третьего транзистора, свободный вывод второго дополнительного резистора подключен к общему выводу коллектора четвёртого транзистора и выхода логического элемента, третий дополнительный резистор включен между эмиттером третьего транзистора и общим выводом коллектора четвёртого транзистора, вторым дополнительным резистором и выходом логического элемента, коллектор четвёртого дополнительного транзистора (n-p-n) соединён с общим выводом коллектора четвёртого транзистора, второго, третьего дополнительных резисторов и выходом логического элемента, база четвёртого дополнительного транзистора подсоединена к общему выводу эмиттеров первого, второго дополнительных транзисторов и первого дополнительного резистора, эмиттер четвёртого дополнительного транзистора заземлён, четвёртый дополнительный резистор включён между «землей» и общим выводом четвёртого резистора, коллектора третьего транзистора и базы третьего дополнительного транзистора.

Сущность изобретения поясняется схемой триггерного логического элемента И-НЕ/ИЛИ-НЕ (фиг. 1), таблицей истинности И-НЕ (фиг. 2), и таблицей истинности ИЛИ-НЕ (фиг. 3).

В триггерном логическом элементе И-НЕ/ИЛИ-НЕ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. К выходу (плюсовой вывод) питающего источника подсоединён один из выводов резистора 2. Другой вывод этого резистора подключён к базе двухэмиттерного n-p-n транзистора 3. Два вывода эмиттеров этого транзистора образуют относительно «земли» два входа х₁ и х₂ логического элемента для реализации операции И-НЕ. Параллельно между собой включены два транзисторы (оба n-p-n) 4 и 5. Два вывода баз этих транзисторов образуют относительно «земли» два входа X₁ и X₂ логического элемента для реализации операции ИЛИ-НЕ. Между общим выводом эмиттеров транзисторов 4 и 5 и «землей» включён резистор 6. Последовательно включены транзистор 7 (n-p-n) и резистор 8. Коллектор транзистора 7 соединён с общим выводом коллекторов транзисторов 4 и 5. База транзистора 7 подсоединена к коллектору транзистора 3. Свободный вывод резистора 8 заземлён.

Последовательно включены резистор 9, p-n-p транзистор 10 и резистор 11. Свободный вывод резистора 9 подсоединён к выходу источника 1 питающего постоянного напряжения. Общий вывод этого резистора и эмиттера транзистора 10 соединён с общим выводом коллекторов транзисторов 4, 5 и 7. Свободный вывод резистора 11 образует относительно «земли» выход логического элемента. Последовательно включены резистор 12, n-p-n транзистор 13 и резистор 14. Свободный вывод резистора 12 подсоединён к выходу источника 1 питающего постоянного напряжения. База транзистора 13 соединена с общим выводом резистора 11 и коллектора транзистора 10. Общий вывод коллектора транзистора 13 и резистора 12 подключён к базе транзистора 10. Свободный вывод резистора 14 подсоединён к общему выводу резистора 11 и выхода логического элемента.

Параллельно между собой включены транзисторы 15 и 16 (оба n-p-n). Общий вывод их коллекторов соединён с общим выводом резисторов 11, 14 и выходом логического элемента . База транзистора 15 подсоединена к общему выводу эмиттера транзистора 7 и резистора 8. База транзистора 16 подсоединена к общему выводу эмиттеров транзисторов 4, 5 и резистора 6. Общий вывод эмиттеров транзисторов 15, 16 подключён к «земле». Резистор 17 включён между «землей» и общим выводом коллектора транзистора 13, базы транзистора 10 и резистора 12.

Часть схемы на транзисторах 10, 13 и резисторах 9, 11, 12 и 14 является триггером на транзисторах противоположного типа проводимости. На фиг. 1 для наглядности также приведён пунктирными линиями резистор R_н, условно отображающий внешнюю нагрузку логического элемента.

Триггерный логический элемент И-НЕ/ИЛИ-НЕ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля (близкому к нулю), высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Триггер на транзисторах 10, 13 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 11, 12 нулевые значения напряжения. Они прикладываются к базам транзисторов 10, 13 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 10, 13 открыты, их электрические токи создают напряжения в том числе на резисторах 11 и 12 больше по абсолютной величине и по значениям пороговых напряжений транзисторов и поддерживают транзисторы 10, 13 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.

Работа логического элемента И-НЕ/ИЛИ-НЕ отражается таблицей истинности для операции И-НЕ при X₁=X₂=0 (фиг. 2) и таблицей истинности для операции ИЛИ-НЕ при х₁=х₂=0 (фиг. 3), где х₁, х₂, X₁ и X₂ - условное отображение входных сигналов логического элемента, - условное отображение выходного сигнала и N - номер строки по порядку. Обратимся к таблице истинности на фиг. 2. На входы X₁ и X₂ здесь подаются напряжения уровня логического нуля. Тогда состояние транзисторов 4 и 5 в худшем случае находится в районе порогового напряжения, сила электрических токов коллекторов этих транзисторов мала, напряжение на резисторе 9 мало по абсолютной величине и не может перевести триггер на транзисторах 10, 13 во второе состояние. В соответствии с первыми тремя строками таблицы истинности на фиг. 2. на один или оба входа х₁ и х₂ логического элемента поступает напряжение уровня логического нуля. Тогда один или оба базо-эмиттерных p-n переходов транзистора 3 открыты и на них весьма малое значение напряжения, как на диодах в проводящем электрический ток состоянии. Базо-коллекторный переход транзистора 3 тоже открыт, в итоге на базе транзистора 7 низкий уровень напряжения и его состояние в худшем случае в районе порогового напряжения. Сила коллекторного тока транзистора 7, настолько мала, что напряжение на резисторе 9 уверенно меньше по абсолютной величине напряжения порога срабатывания триггера на транзисторах 10, 13, и оно не может его перевести во второе состояние. Напряжение на резисторе 8 в районе нуля, меньше порогового напряжения транзистора 15, и этот транзистор закрыт. Делитель на резисторах 12, 17 позволяет получить напряжение на резисторе 12 и в итоге на базе транзистора 10 достаточное напряжение для обеспечения второго состояния триггера на транзисторах 10, 13. Сила электрических токов транзисторов 10, 13 обеспечивает на выходе логического элемента и на внешней нагрузке напряжение логической единицы с учётом того, что транзистор 15 закрыт. Транзистор 16 тоже закрыт, т.к. напряжение на его базе в районе нуля меньше порогового напряжения транзистора при X₁ = X₂=0. В соответствии с четвёртой строкой таблицы истинности (фиг. 2) на оба входа х₁, х₂ логического элемента подаётся напряжение уровня логической единицы. Базо-эмиттерные и базо-коллекторный p-n переходы транзистора 3 по-прежнему открыты и в результате на базе этого транзистора и на базе транзистора 7 имеется высокий уровень напряжения. В соответствии с этим повышенное значение силы коллекторного тока транзистора 7 создаёт на резисторе 9 повышенное значение напряжения, достаточное для обеспечения закрытого состояния транзистора 10 с учётом наличия делителя на резисторах 12, 17 и соответственно первое состояние триггера на транзисторах 10, 13. Тогда на выходе напряжение уровня логического нуля. Повышенное значение силы электрического тока транзистора 7 (его эмиттерного тока) создаёт на резисторе 8 напряжение достаточное для открывания транзистора 15 и через этот открытый транзистор паразитные ёмкости (выходная ёмкость логического элемента и входная ёмкость подключаемой нагрузки) сравнительно быстро разряжаются всякий раз от изменения уровня напряжения от до При уровне напряжения паразитные ёмкости заряжены до этого напряжения, при уровни напряжения они сравнительно медленно разряжаются при отсутствии транзистора 15 и понижают быстродействие логического элемента. При наличии транзистора 15 в проводящем электрический ток состоянии уменьшается постоянная времени разряда паразитных ёмкостей, уменьшается их время разряда и в меньшей степени понижается быстродействие логического элемента.

Далее обратимся к таблице истинности на фиг. 3. На входы х₁ и х₂ здесь подаются напряжения уровня логического нуля. Тогда напряжение на базах транзисторов 3 и 7 тоже в районе логического нуля и состояние транзистора 7 в районе его порогового напряжения. Сила электрического тока его коллектора мала, напряжение на резисторе 9 от этого тока тоже мало по абсолютной величине и не может перевести триггер на транзисторах 10, 13 во второе состояние. Сила тока эмиттера транзистора 7 тоже имеет низкое значение, тогда напряжения на резисторе 8 и на базе транзистора 15 имеют малые значения меньше порогового напряжения транзистора, и транзистор 15 закрыт. В соответствии с первой строкой таблицы истинности на фиг. 3 на оба входа X₁ и X₂ логического элемента поступают напряжения уровня логического нуля. Соответственно сила электрических токов транзисторов 4, 5 мала, напряжение на резисторе 9 от них по абсолютной величине меньше напряжения порога срабатывания триггера на транзисторах 10, 13 и не может перевести его во второе состояние. Напряжение на резисторе 12 от делителя на резисторах 12, 17 поддерживает триггер на транзисторах 10, 13 во втором состоянии и на выходе логического элемента напряжение уровня логической единицы.

В соответствии со 2, 3 и 4-й строками таблицы истинности на фиг. 3 на базы одного из транзисторов 4, 5 или на оба подаётся напряжение уровня логической единицы и сила электрического тока этих транзисторов соответственно возрастает. Напряжение на резисторе 9 от них тоже возрастает, превышает напряжение порога срабатывания триггера на транзисторах 10, 13 с учётом наличия делителя на резисторах 12, 17 и переводит в первое состояние названный триггер. Тогда на выходе и на внешней нагрузке логического элемента напряжение уровня логического нуля. Возросшая сила электрических токов одного или двух транзисторов 4, 5 создаёт на резисторе 6 и на базе транзистора 16 напряжение больше его порогового напряжения. Этот транзистор открыт и через него сравнительно быстро разряжаются паразитные емкости, в меньшей степени понижая быстродействие логического элемента. Транзистор 16 выполняет такую же роль как и транзистор 15, что уже было описано ранее.

Таким образом, в триггерном логическом элементе И-НЕ/ИЛИ-НЕ сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов (10 и 13), что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один из имеющихся транзисторов.

Триггерный логический элемент И-НЕ/ИЛИ-НЕ содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый резистор, один из выводов которого подключён к выходу (плюсовой вывод) питающего источника, первый транзистор (n-p-n), база которого подсоединена к свободному выводу первого резистора, транзистор является двухэмиттерным, вывод каждого эмиттера его образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции И-НЕ, последовательно включенные второй резистор, второй транзистор (n-p-n) и третий резистор, свободный вывод второго резистора подсоединён к общему выводу первого резистора и выхода питающего источника, база второго транзистора подключена к коллектору первого транзистора, а свободный вывод третьего резистора заземлён, последовательно соединённые четвёртый резистор и третий транзистор (n-p-n), свободный вывод четвёртого резистора соединён с общим выводом первого, второго резисторов и выхода источника питания, четвёртый транзистор (n-p-n), коллектор которого подсоединён к выходу логического элемента, база - к общему выводу эмиттера второго транзистора и третьего резистора, эмиттер четвёртого транзистора заземлён, отличающийся тем, что в него введены четыре дополнительных транзистора и четыре дополнительных резистора, параллельно между собой включены первый и второй дополнительные транзисторы (оба n-p-n), общий вывод их коллекторов подсоединён к общему выводу второго резистора и коллектора второго транзистора, каждый вывод баз обоих дополнительных транзисторов образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции ИЛИ-НЕ, первый дополнительный резистор включен между общим выводом эмиттеров двух дополнительных транзисторов и «землей», последовательно включены третий дополнительный транзистор (p-n-p) и второй дополнительный резистор, эмиттер третьего дополнительного транзистора соединён с общим выводом второго резистора, коллекторов второго, первого и второго дополнительных транзисторов, база третьего дополнительного транзистора подсоединена к общему выводу четвёртого резистора и коллектора третьего транзистора, общий вывод коллектора третьего дополнительного транзистора и второго дополнительного резистора соединён с базой третьего транзистора, свободный вывод второго дополнительного резистора подключен к общему выводу коллектора четвёртого транзистора и выхода логического элемента, третий дополнительный резистор включен между эмиттером третьего транзистора и общим выводом коллектора четвёртого транзистора, вторым дополнительным резистором и выходом логического элемента, коллектор четвёртого дополнительного транзистора (n-p-n) соединён с общим выводом коллектора четвёртого транзистора, второго, третьего дополнительных резисторов и выходом логического элемента, база четвёртого дополнительного транзистора подсоединена к общему выводу эмиттеров первого, второго дополнительных транзисторов и первого дополнительного резистора, эмиттер четвёртого дополнительного транзистора заземлён, четвёртый дополнительный резистор включён между «землей» и общим выводом четвёртого резистора, коллектора третьего транзистора и базы третьего дополнительного транзистора.