Пороговый логический элемент

 

O 5!самад

Латеы-.;..

" :- КЩЯ биол1ота та si64

Союз Советских

Социалистических

Республик

О С ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства,№вЂ”

Заявлено 07.Ч.1968 (№ 1237454/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 14,Х.1970. Бюллетень № 32

Дата опубликования описания 12.IV.1971

Кл. 21а, 36/18

Комитет по делам изобретений и открытий ори Совете Министров

СССР

МПК H 03k 19/00

УДК 681.325.65(088.8) Авторы изобретения

Я. С. Кан и В. Л. Белявский

Заявитель

ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к 1вычислительной технике.

Известные схемы порогoBblx элементов (ПЭ) используют в качестве весов входнь х переменных либо сопротивления определенной,величины (резистор ные схемы), либо число ампер-витков во входных обмотках мапнитного сердечника (логические схемы на основе магнитного сердечника); порогом является либо напряжение смещения, подаваемое на базу транзистора (резисторно-транзисторные схемы), либо ток, подаваемый в обмотку смещения (логическне схемы на основе магнитного сердечника) .

Оощий недостаток таких схем заключаегся в том, что веса входных переменных и порог являются некоторыми физическими величиными (амплитудный принцип кодирования и нформации), которые могут быть установлены с,некоторой точностью, что не позволяет получить на деж но работающий ПЭ с больш им (n) 10) числом входов.

В целях обеспечения надежной работы ПЭ с любым, сколь угодно большим числом:входов следует строить его так, чтобы вводить в него и нформацию дискрепно. Это можно .осуществ ить, применяя в качестве компонент ПЭ криотроны, позволяющие иопользовать чисто геометрические -гринципы подачи н преобразования информации.

Предлагаемый логический элемент отлпЧаЕтСЯ ТЕМ, ЧТО OH ВЫГгОЛНЕН В ВИДЕ IBTPHHI I из криотронов. Сердечники всех криотронов каждой строки соединены последовательно один с другим, начала сердечников нечетны.; криотронов нечетной и четной строк соедин:.ны между собой; концы сердечников нечетных криотронов четной и нечетной строк ты1.же соединены между собой. Обмотки че1ных

10 криотронов каждой нечетной строки и обмотки нечетных криотронов каждой четной строки соединены последовательно и подключены к источникам прямых значений входных переменных, а обмотки нечетных криотронов каж15 дой нечетной строки H обмотки четных криогpoHoB KIIKoIf четной строки гакже соединсHbI .последовательно и подключены к источникам инверсных значений входных переменных.

На чертеже представлена схема опнсывас20 мого логического элемента.

Он выполнен в виде матрицы иэ криотр<нов, каждый из которых состо1т из сердечника 1 и обмотки 2 (число стирок в этой матрице равно сумме весов входных и-;ременны.;, а

25 число столбцов вдвое больше числа строк, увеличенного на единицу. Сердечники 1 всех криотропов каждой строки соединены лоследовательно. Связь между строками матрицы осуществляется та ким образом, что начала сердечников нечетных криотронов нечет284033

Предмет изобрете ния

Составитель В. E. Валюженич

Техред Л. Я. Левина Корректор Н. П. Бронская

Редактор Семанова

Заказ 41/286 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35. Ратшскан наб., д 4/5

Тип. Харьк, фил. пред. «Патент» ной и четной строк соединены между собой (концы сердечников нечетных криопронов четной и нечетной строк также соединены между собой).

Обмотки нечетных KipHQTpoHQB KBM30H нечетной строки соединены между собой последовательно и управляются соответствующей ,переменной Х;, а обмотки четных ьриотронов той же строки управляются пепеменыо!< Л;.

В четных строках, наоборот, соединенные iTloследовательно обмо.гки четнь1х криотронов управляются переменной Хь а обмогки нечетных — переменной Х,.

Питание подводится к сердечникам пеовой строки в тех ее точках, где Отсутствует соединение со второй строкой.

Выходами ПЭ являются те точки соединенных последовательно сердечников последней строки, в которых отсутствуют соединения с пред последней строкой матрицы. Места под ведения токов гпитания определяются структурой булевой функции, которую необходимо реализовать на данном ПЭ.

Матрица может быть описана следующей математической модслью:

f (X„..., Х„) = 1, если,"»„ И", Х, = Т;

i 1

t(Х„..., Х„) =О, если gУ,.Х,.+ Т,.

i=1 где: j = 1,..., к; У,. — вес Х,.; Т,— квазипорог

Матрица является логическим элементом, реализующим произвольную булевую функцию

/(Х1 ., Х,„), существенно зависяш1ую от всех своих аргументов.

Пороговый логический элемент, отличаюи4ийся тем, что, с целью повышения надежности при увеличении числа входов, он выполнен в виде матрицы im криотронов, причем сердечниKH всех .криотронов каждой строки соединены гпоследовательно друг с другом, начала сердечников нечетных криот2О ронов нечетной и четной строк соеди;1ены между собой, концы сердечников нечетных криотронов четной и нечетной строк также соединены между собой, обмотки четных криогронов каждой нечетной строки и обмотки нечетных криотронов каждой четной строки соединенъ| последовательно и подел10чены и источникам прямых значений входных перменных, а Обмотки нечетнь!х криотронов каждой нечетной строки и обмотки четных криотронов каждой четной строки также соединены последовательно и подключены к источникаь инверсных значений входных переменных.

Пороговый логический элемент Пороговый логический элемент 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано для реализации управляющих и коммутирующих устройств в микропроцессорных системах

Изобретение относится к схемам матриц ячеек памяти MRAM (Magnetic Random Access Memory) с передачей спинового значения. Технический результат заключается в увеличении плотности размещения отдельных транзисторных структур технологии МОП и запоминающих ячеек матрицы, а также повышении стойкости к нестационарным переходным процессам от воздействия ионизирующих излучений. Устройство матричного типа содержит множество устройств на магнитных туннельных переходах («MTJ») с передачей спинового вращения, организованных в матрицу запоминающих ячеек; устройство организации записи/чтения информации для конкретного устройства «MTJ», соединенное с соответствующими устройствами «MTJ» для изменения полярности намагниченности свободного слоя каждого устройства «MTJ», блок усилителя чтения данных на выходе матрицы запоминающих ячеек, выполненный с возможностью обнаруживать уровень сигнала и формировать двоичный выходной сигнал на основе сравнения уровня сигнала в разряде матрицы запоминающих ячеек в компараторе. При формировании топологии устройство «MTJ» выполнено в виде эллипса с осью легкого намагничивания, направленной по его большой оси. 11 з.п. ф-лы, 37 ил., 11 табл.

Изобретение относится к логическим преобразователям. Технический результат заключается в расширении арсенала технических средств для реализации простых симметричных булевых функций. Указанный результат достигается за счет того, что логический преобразователь содержит восемь мажоритарных элементов, которые имеют по три входа, причем выход i-гo и первые входы третьего, пятого, шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым настроечным входом логического преобразователя, отличающийся тем, что в него введен девятый мажоритарный элемент, выход j-го и выход m-го мажоритарных элементов соединены соответственно с вторым входом (j+1)-го и третьим входом (3×m+2)-го мажоритарных элементов, а второй, третий входы и выход девятого мажоритарного элемента подключены соответственно к выходам пятого, восьмого мажоритарных элементов и выходу логического преобразователя, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами четвертого, седьмого, восьмого мажоритарных элементов. 1 ил.

Изобретение относится к логическим преобразователям. Технический результат заключается в расширении арсенала технических средств для реализации простых симметричных булевых функций. Указанный результат достигается за счет того, что логический преобразователь содержит восемь мажоритарных элементов, которые имеют по три входа, причем выход i-гo и первые входы третьего, пятого, шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым настроечным входом логического преобразователя, отличающийся тем, что в него введен девятый мажоритарный элемент, выход j-го и выход m-го мажоритарных элементов соединены соответственно с вторым входом (j+1)-го и третьим входом (3×m+2)-го мажоритарных элементов, а второй, третий входы и выход девятого мажоритарного элемента подключены соответственно к выходам пятого, восьмого мажоритарных элементов и выходу логического преобразователя, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами четвертого, седьмого, восьмого мажоритарных элементов. 1 ил.
Наверх