Многофункциональный логический модуль

Авторы патента:

Авторы изобретени

H03K19/177 - расположенных в матричной форме

О П И С А Н И Е 370725

ИЗОЫЯт ЕН ИЯ

К АВТОРСКОМУ СВЙДЕТЕДЬСТВУ

Союз Советскиа

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 01.VI.1971 (№ 1663526/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 15Л1.1973. Бюллетень № 11

Дата опубликования описания ЗХ.1973

М. Кл. Н 031с 19, 00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.3.055(088.8) Авторы изобретения

П. В. Миренков, Л. В. Воронкова и В. И. Потапов

Омский политехнический институт

Заявитель

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычислительной тех нике.

Известны многофун кционалыные логические модули с кодовой настройкой на реализацию проиэволыной логической фун кции входных переменных, выполненные на магнитных токовых переключателях и содержащие узел формирования полного набора минитермов входных переменных, узел задания минитермов реализуемой функции, узел анализа минитерhlQB входных переменных и формирования значения реализуемой функции.

О дна ко для этих модулей характерно сложное управление их логикой (большое количество шинн ввода кода логической о1перации) и низкое быстродействие.

Целью изобретения является создание многофу1нкционалbHого логического модуля с высоким быстродействием и простым управлением.

Для этого распределяющие обмотки узла формиро|вания полного набора минитермов входных переме н ных включены последовательно с соответствующими распределяющими обмотками прямых и инверсных з начений ми нитермoв реализуемой функции узла анализа ъгинитерма входных переменных и формирования значения реализуемой функции, расположенными на запоминающих сердечниках узла задания ми нитермов реализуемой функции, а диоды, связанные с распределяющими обмотками прямых и инверсных значений минитермов реализуемой функции объединены соответственно в две схемы «ИЛИ».

Выход первой из них подключен,к единичной выходной клемме модуля, а выход второйвЂ” к нулевой выходной клемме модуля.

Принципиальная схема многофункциона Ibного логического модуля, предназначенного, т0 например, для реализации произвольных логических функций трех переменных, приведена на чертеже.

Структура модуля такова, что прямые и инверсные значения входных переменных

15 записываются на сердечники 1 узла 2 формирования полного набора минитермов входных переменных путем пропускания импульсов тока по соответствующим:входным шинам 8 и

4. Распределяющие обмотки 5 узла 2 форми20 рования полного набора минитермов входных переменных включены последовательно с соответствующими распределяющими обмотками 6 и 7 прямых и инверсных значений минитермов реализуемой функции узла 8 анализа

25 минитерма .входных переменных и формирования значения реализуемой функции, расположеннымп на запоминающих сердеч никах 9 узла 10 задания минитермов реализуемой функции. Все минитермы реализуемой функ30 ции получают задание при помощи управляю370725 щих обмоток ll, расположенных на сердечниках 9, путем пропускания импульсов тока по одной или нескольким кодовым ши нам 12 вЂ” 12.

Количество кодовых шин, необходимых для реализации модулей всех логических функций п переменных равно 2".

Диоды И, связанные с распределяющими обмотками 6 прямых значений минитермов реализуемой функции, объединены в схему

«ИЛИ», выход которой подключен к единичнойй выхо д но Й II"I Bi I ingle 14» opy a II, a pII ozal 15, связанные с распределяющими обмотками 7 инверсных значений минитермо в,реализуемой функции, объединены в другую схему «ИЛИ», выход которой подключен к нуливой выходной клемме 16 модуля. Начальная voTavoiBxa всех сердечников осуществляют по шине 17 вЂ” 17.

1- аботает многофункциональный логический модуль в три такта. В первом такте устанавли вают,сердечники модуля. Для этого Ilo шине 17 вЂ” 17 пропускают импульс тока, который, проходя по обмоткам 11,,перемагничивает

«вверх» сердечники 1 узла 2 формирова н11я полного набора минитермов и запоминающие сердечники 9 узла 10 задания минитермов реализуемой функции, связанные с распределяющими обмотками 7 инверсных значении минитермов реализуемой функции. Сердечники 9, связанные с распределяющими оомотками 6 прямых значений минитермов реализуемой функции, перенамагничиваются «вниз».

Во втором такте пропусканием импульсов тока по шинам 8 вЂ” 3 и 4 вЂ” 4 осуществляется ввод соответственно прямых и инверсных значений переменных, а пропусканием им пульсов гока по кодовым шинам 12 вЂ” 12 дается задание минитермам реализуемой фу н кции. В зависиMocTè от введенного набора входных переменных перемагниченным «вверх» остается только один из сердечни ков 1 узла 2 формирования полного набора минитермов входных переменных.

Сердечники 9 узла 10 задания минитермов реализуемой функции, связанные при помощи обмоток 11 с кодовыми шинами 12 вЂ” 12, по коBO втором ТВКТе были Ilpo 11 IIJeHhl II мпульсы тока, иеремагничиваются в состояние, противоположное начальному. О стальные сердечники 9 остаются IB исходном состоянии.

В третьм такте производится анализ вхождения сформированного минитерма входных

50 переменных,в заданный набор минитермов реализуемой функции и формирование значения реализуемой функции. Для этого на клемму 18 шины считывания подается импульс тока считывания, который, проходя по распределяющи м обмоткам 5, 6 и 7 пе ремагниченных «вверх» сердеч ников 1 и 9,поступает либо на единичную выходную клемму 14 (ести минитерм входных переменных, сформиро ванный во .втором такте, входит в заданный набор минитермов реализуемой функции), либо поступает на нулевую выходную клемму 16 (если сформирова н ный минитерм входных переменных не входит в заданный набор минитермов реализуемой функции).

Логическая операция, реализуемая многофункциональным логическим модулем, измепястся введением во втором такте другого кода по шинам 12 вЂ” 12 узла 10 задания миниТер»oiB реализуемой функции.

Предмет изобретения

Многофункциональный логический модуль с кодовой настройкой на реализацию произвольной функции входных,переменных, выполненный на магнитных токовых переключателях и содержащий узел формирования полного набора минитермов входных переменных, узел задания минитермо в реализуемой функции, узел анализа минитермов входных переменных и формирования значения реализуемой функции, отличающийся тем, что, с целью упрощения управления модулем и повышения его быстродействия, распределяющие обмотки узла формирования полного набора минитермов входных переменных включены последовательно с соответствующими распределяющими обмот ками |прямых и инверсных значений минитер loB реализуемой функции узла анализа минитермов входных и переменных и формирования значения, реализуемой функции, расположенными на запоминающих,сердечниках узла задания минитермов реализуемой функции, а диоды,,связанные с распределяющими обмотками прямых и и нверcíûõ значени|й минитермо в реализуемой функции объединены соответственно в две схемы

«ИЛИ», причем выход первой из них подключен к единичной выходной клемме модуля, а выход второй вЂ” к нулевой выходной клемме модуля.

370725

Составитель И. Эльснер

Тскрсд T. Курилко

Редактор E. Кравцова

Корректор О. Усова

Типография, пр. Сапунова, 2

Заказ 1200/9 Изд. ¹ 299 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Элемент однородной структуры // 287115

Пороговый логический элемент // 284033

Электродное средство с функциональным элементом или без него и электродное устройство, сформированное из электродного средства с функциональными элементами // 2216820

Изобретение относится к электродному средству для адресации функционального элемента

Программно-управляемая логическая схема, использующая магниторезистивные устройства с передачей спинового вращения // 2420865

Многопороговый логический элемент /его варианты/ // 1285590

Изобретение относится к области автоматики и вычислительной техники

Логическая матрица с программируемой памятью // 1582353

Изобретение относится к вычислительной технике и может быть использовано для реализации управляющих и коммутирующих устройств в микропроцессорных системах

Интегрированная в сбис технологии кмоп/кни с n+ - и p+ - поликремниевыми затворами матрица памяти mram с магниторезистивными устройствами с передачей спинового вращения // 2515461

Изобретение относится к схемам матриц ячеек памяти MRAM (Magnetic Random Access Memory) с передачей спинового значения. Технический результат заключается в увеличении плотности размещения отдельных транзисторных структур технологии МОП и запоминающих ячеек матрицы, а также повышении стойкости к нестационарным переходным процессам от воздействия ионизирующих излучений. Устройство матричного типа содержит множество устройств на магнитных туннельных переходах («MTJ») с передачей спинового вращения, организованных в матрицу запоминающих ячеек; устройство организации записи/чтения информации для конкретного устройства «MTJ», соединенное с соответствующими устройствами «MTJ» для изменения полярности намагниченности свободного слоя каждого устройства «MTJ», блок усилителя чтения данных на выходе матрицы запоминающих ячеек, выполненный с возможностью обнаруживать уровень сигнала и формировать двоичный выходной сигнал на основе сравнения уровня сигнала в разряде матрицы запоминающих ячеек в компараторе. При формировании топологии устройство «MTJ» выполнено в виде эллипса с осью легкого намагничивания, направленной по его большой оси. 11 з.п. ф-лы, 37 ил., 11 табл.

Логический преобразователь // 2641454

Изобретение относится к логическим преобразователям. Технический результат заключается в расширении арсенала технических средств для реализации простых симметричных булевых функций. Указанный результат достигается за счет того, что логический преобразователь содержит восемь мажоритарных элементов, которые имеют по три входа, причем выход i-гo и первые входы третьего, пятого, шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым настроечным входом логического преобразователя, отличающийся тем, что в него введен девятый мажоритарный элемент, выход j-го и выход m-го мажоритарных элементов соединены соответственно с вторым входом (j+1)-го и третьим входом (3×m+2)-го мажоритарных элементов, а второй, третий входы и выход девятого мажоритарного элемента подключены соответственно к выходам пятого, восьмого мажоритарных элементов и выходу логического преобразователя, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами четвертого, седьмого, восьмого мажоритарных элементов. 1 ил.

Логический преобразователь // 2641454