Устройство для исправления ошибок

 

292175

ОПИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

СОюз Соеетскиз

Социалистическив

Республик

Зависимое от авт. свидетельства ¹

Заявлено ОЗ.Х!.1969 (№ 1372518/18-24) МПК G 06k 5704 с присоединением заявкп №

Приоритет

Опубликовано 06.!.1971. Бюллетень ¹ 4

Дата опубликования описания 26.11.1971

1томитет оо делэм изобретений и открытий ори Совете Министров

СССР

УДК 681.327.11(088.8) Авторы изобретения

В. И. Дмитриев и А. В. Иванов

Московский энергетический институт

Заявитель

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

ПРИ ПАРАЛЛЕЛЬНОМ СЧИТЪ!ВАНИИ ДВОИЧНОЙ

ИНФОРМАЦИИ

Изобретение относится к устройствам записи-воспроизведения двоичной информации.

Известные устройства воспроизведения информации позволяют исправить искаженные символы, если они расположены только на одной из дорожек. Для этого на носителе записываются контрольные символы на одной дополнительной дорожке и одной (или двух) дополнительных строках на каждый кадр информации. Каждый символ на дополнительной дорожке записывается из условия обеспечения нечетности числа единиц вдоль данной строки. Контрольные символы в дополнительных строках определяются в результате математи .åñêèõ преобразований, осуществляемых с помощью регистра с обратными связями через сумматоры по модулю два.

Предлагаемое устройство значительно проще конструктивно и позволяет корректировать искаженные символы, расположенные не только на одной дорожке, но и на нескольких.

Оно осуществляет контроль по модулю два как совокупности символов вдоль строки, так и совокупности символов в направлении ближайших разрядов смежных строк (диагонали).

При наличии пачки ошибок любой длины вдоль какой-либо одной информационной или проверочной дорожки, а также в ряде случаев расположения пачек ошибок на нескольких дорожках, контроль по модулю два вдоль строки и диагонали позволяет точно определить координаты искаженных символов и, следовательно, провести их исправление.

Предложенное устройство отличается тем. что оно содержит схему свертки по модулю два по диагонали, логические схемы «И». «НЕ» и ячейки памяти, причем вход первой ячейки памяти соединен через схемы «И» и «НЕ» с выходом схемы по модулю два по строке, а

10 выход каждой ячейки памяти связан с одним из входов схем «И», вторые входы которых подключены к выходу схемы свертки по модулю два по диагонали, а выходы схем «И» связаны с одним нз входов сумматоров и од15 новременно через схемы «НЕ» — со входами других схем «И», связанных с выходами предыдущих ячеек памяти, выходы которых подключены ко входам следующих ячеек памяти, а другие входы сумматоров подключены к со20 ответствующим входам схемы свертки по модулю два по диагонали.

На чертеже представлена блок-схема предложенного усгройства.

Оно содержит блок воспроизведения 1, со25 держащий считывающие головки 2, усилители воспроизведения 8, входной регистр 4, схему б свертки по модулю два по строке; схему

6 свертки по модулю два по диагонали; схемы «НЕ» 7, схемы «И» 8 и 9, входной буфер30 ный регистр сдвига 10, буферный регистр

292175

Предмет изобретения

T- Ф

Составитель И. А. Фролова

Редактор Л. A. Утехина Техред А. А, Камышникова Корректор О. С. Зайцева

И ;т о 1об Заказ 329/12 Тираж 473 Подписное

UI:1ÈÈÏÈ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д, 4/5

Типография, пр. Сапунова, 2

3 сдвига 11; ячейки памяти 12 и сумматоры 18.

Устройство работает следующим образом.

Сигналы, считанные головками 2 с информационных 1 — (N — 2) и дополнительных (N — 1) — N дорожек носителя через усилители воспроизведения 8 записываются во входной регистр 4 блока воспроизведения 1. С поступлением каждой новой строки сигналы информационных дорожек предыдущих строк переписываются в ячейки регистра сдвига 10. Одновременно производится контроль по модулю два сигналов вдоль строки (включая сигнал с дорожки контроля по диагонали) с помощью схемы свертки 5 и вдоль диагонали с помощью схемы свертки б. Сигналы ошибки по строке при отсутствии сигнала ошибки по диагонали через логические схемы «НЕ» 7 и «И» 8 передаются вдоль ячеек памяти 12 синхронно с передачей сигналов информационных дорожек по регистру сдвига 10, в диагональ которого для исправления ошибок информационных дорожек включены сумматоры 18. Разрядность буферного регистра сдвига 11, включенного после сумматора 18, соответствует номеру информационной дорожки, и его крайние ячейки образуют выходной регистр.

В случае обнаружения сигнала ошибки вдоль диагонали на выходе схемы «И» 9, на вход которой поступает сигнал ошибки по строке, записанный в ячейки памяти 12, возникает сигнал коррекции, который поступает

Г

l (l

l —

1 — Ч

l J

1

1

lE1

L на сумматор 18 и исправляет ошибку. Поскольку предполагается только одна ошибка по строке, то сигнал ошибки не продвигается по ячейкам памяти 12.

5. Устройство для исправления ошибок при параллельном считывании двоичной информации, Т0 содержащее блок воспроизведения, схему свертки по модулю два по строке, сумматоры, буферные регистры сдвига, отличающееся тем, что, с целью упрощения конструкции и повышения эффективности корректировки ошибок, 15 оно содержит схему свертки по модулю два по диагонали, логические схемы «И», «НЕ» и ячейки памяти, причем вход первой ячейки памяти соединен через схемы «И» и «НЕ» с выходом схемы свертки по модул1о два по стро20 ке, а выход каждой ячейки памяти связан с одним из входов схемы «И», вторые входы которых подключены к выходу схемы свертки по модулю два по диагонали, а выходы схем «И» связаны с одним из входов сумматоров и од25 повременно через схемы «HE» — со входами других схем «И», связанных с выходами предыдущих ячеек памяти, выходы которых подключены ко входам следующих ячеек памяти, а другие входы сумматоров подключены к

30 соответствующим входам схемы свертки по модулю два ло диагонали.