Патент ссср 296102
296I02
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое о1 авт. свидетельстга . 6
МПК G 06f 5/02
Заявлено 22.V11.1969 (№ 1350836, 18-24) с присоединением заявки с
Приоритет
Опубликовано 12.||,1971. Бюллетень М 8
Дата опубликования описания 26.III.1971
Комитет по делам иаооретений и открытий при Совете Министров
СССР
Ъ ДК 681.325.53(088.8) - союзндя
Авторы изобретения
Заявитель
Я. П. Штурман и Ю. А. Махмудов
Лаборатория электромоделирования Всесоюзного института научной и технической информации АН СССР
УНИВЕРСАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНЫХ КОДОВ
В ДВОИЧНО-ДЕСЯТИЧНЪ|Е
Предложение относится к области вычислительной техники и предназначено для преобразования кодов как правильны.;, так и смешанных дробей, а также целых чисел.
Известны устройства napaллельного действия для преобразования двоичных кодов в двоично-десятичные, выполняющие преобразование правильных дробей и целых чисел. Г1реобразование смешанных дробей осуществляется в таких преобразователях программным путем.
Предложенное устройство отличается тем, что шины подачи двоичного кода соединены с первой линией задержки и через вычитатель— с второй линией задержки. Выход первой линии задержки соединен с входом элемента
«запрет» а выход второй линии задержки - — с входом элемента «И». Выходы элементов «И» и «запрет» соединены с входами первой линии задержки и вычитателя, вход которого соединен также через запоминающее устроиство с выходом переключателя эквивалентов.
Выходы вычитателя и схемы местного управления соединены с входом оператора вычитания, выходы которого соединены с входами переключателя эквивалентов, счетчика, элемента «И» и с запрещающим входом элемента
«запрет».
Это позволяет упростить схему устройства за счет осуществления последовательного принципа преобразования чисел.
На чертеже изображена схема описываемого устройства.
Устройсгво содержит схему местного управления 1, первую линию задержки 2, вычитатель 8, вторую линию задержки 4, запоминающее устройство 5, переключатель эквивалентов 6, оператор 7 вычитания, счетчик 8, элемент «И» 9, элемент «запрет» 10, шину 11 управляющего импульса, выходную шину 12
1о и шины подачи двоичного кода 18.
Устройство работает следующим образом.
Управляющий импульс по шине 11 запускает схему местного управления 1, которая вырабатывает импульсы, необходимые для автономного функционирования преобразователя.
Одновременно по числовым шинам на линию задержки 2, на вычитатель 8 и далее на линию задержки 4 поступает двоичный код числа, подлежащего преобразованию. Запоминаю20 щсе устройство (ЗУ) 5 содержит двоичные эквиваленты десятичных чисел 110= )„ где
lг=0, 1, 2, 3, ..., А. Количество двоичных эквивалентов, равное числу ячеек памяти ЗУ, определяется принятой разрядностью десятичных чисел. Выбор соответствующего эквивалента задается переключателем эквивалентов
6, который управляется оператором 7, определяющим возможность вычитания.
Б режиме преобразования правильных дробей или целых чисел, переключатель эквивалентов 6 в исходном положении установлен на
296102
Типографии, пр. Сапунова, 2
Выборку максимального по величине двоичного эквивалента: для правильных дробей
10 — т, а для целых чисел — 10+", Управляющие импульсы с выхода оператора 7, пройдя через переключатель эквивалентов б, возбудят шину соответствующего эквивалента (в данном случае старшего), который последовательно начнет поступать на вычитатель 8, куда одновременно подаются кодовые разряды числа, начиная с младших. Уменьшаемым является
С вЂ” код числа (а в дальнейшем — остаток), а вычитаемым — двоичный эквивалент (10 ) а.
Разность их заполняет линию задержки 4, а уменьшаемое — линию задержки 2.
В первом случае С) )(10 "), вычитание возможно.
При этом оператор 7 вырабатывает серию импульсов, стирающих на элементе «запрет»
10 код числа (остатка) — -С, а результат вычитания, пройдя через линию задержки 4 и элемент «И» 9, в качестве остатка С вновь поступит для следующего цикла преобразования. Оператор 7 выдаст импульс на вход счетчика 8, имеющего четыре двоичных разряда, где формируется двоично-десятичный разряд.
Одновременно с выхода оператора 7 опрашивающий импульс пройдет через переключатель эквивалентов б, и ЗУ выдаст тот же эквивалент для следующего цикла вычитания.
Так будет продолжаться до тех пор, пока сохраняется приведенное выше неравенстве.
Во втором случае С((10"), — вычитание невозможно.
В этом случае оператор 7 не вырабатывает серии управляющих импульсов для элементов
«И» 9:и «запрет» 10.
Вриду отсутствия блокировки, элемент «запрет» 10 выдаст в качестве очередного остатка С код, который хранился в линии задеряки 2. На счетчик 8 не поступит счетный импульс от оператора 7, а вместо него последует импульс сброса счетчика и выдача двоичнодесятичного разряда на соответствующие выходные шины 12.
На переключатель эквиваленгов 6 с выхода оператора 7 поступит импульс, который переведет этот переключатель на выборку следующего по порядку (меньшего по величине) эквивалента, а управляющий импульс считает этот эквивалент, который начнет вычитаться из очередного остатка С на вычитателе 3.
Процесс преобразования будет повторяться до тех пор, пока не будут преобразованы все
10 десятичные разряды числа.
В режиме преобразования смешанных двоичных дробей, первоначально преобразуется целая часть дроби, а затем — ее дробная часть (мантисса). При этом двоичные экви15 валенты для целой части дроби (10+в), поступают на устройство в последовательности:
k, k — 1, ..., 3, 2, 1, О. Двоичные эквиваленты для дробной части (10 — "), направляются в следующей последовательности: 1, 2, 3, ..., k.
Предмет изобретения
Универсальный преобразователь двоичных кодов в двоично-десятичные, содержащий вычитатель, запоминающее устройство, переключатель эквивалентов, оператор вычитания, счетчик, схему местного управления, две линии задержки, элементы «И» и «запрет», шины подачи двоичного кода, отлича ощиися тем, что, с целью упрощения схемы, шины подачи двоичного кода соединены с первой линией задержки и через вычитатель — с второй линией задержки, выход первой линии задержки соединен с входом элемента «запрет», а выход второй линии задержки — с входом элемента «И», выходы элементов «И» и «запрет» соединены с входами первой линии задержки и вычитателя, вход которого соединен также через запоминающее устройство с выходом
40 переключателя эквивалентов, выходы вычитателя и схемы местного управления соединены с входом оператора вычитания, выходы которого соединены с входами переключателя эквивалентов, счетчика, элемента «И» и с за45 прещающим входом элемента «запрет».
Редактор Е. В. Семанова
Составитель В. В, Игнатущенко Корректор Т. А. Уманец
Заказ 745/8 Изд. М 329 Тираж 473 Подписное
Ц11ИИПИ Комитета ио делам изобретений и открытий ири Совете М|шистров СССР
Москва,,>К-35, Раушскан наб., д, 4/5
