Устройство для циклического поиска

 

0 ИСАНИЕ

ИЗОТ Ет ЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЗИ4) 5

Союз Советских

Социалистических

Реслублик

Зависимое от авт. свидетельства ¹

Заявлено 20.Х.1969 (№ 1369012/26-9) с присоединением заявки №

Приоритет

Опубликовано 09.VI I I.1971. Бюллетень ¹ 24

Дата опубликования описания 14.XII.1971

МПК Н 04! 7(04

Комитет ло делам изобретений и открытий лри Совете Министров

СССР

УДК 621.394.64 (088.8) Авторы изобретения

Л. Е. Резник и Б. И. Глазов

Заявитель

УСТРОЙСТВО ДЛЯ ЦИКЛИЧЕСКОГО ПОИСКА

ШИРОКОПОЛОСНЫХ ШУМОПОДОБНЫХ СИГНАЛОВ

ПО ЗАДЕРЖКЕ

Изобретение может быть применено в системах связи и радиолокационных системах измерения дальности.

Известно устройство корреляционного поиска, реализующее равномерный циклический поиск по задержке.

Цель изобретения — сокращение времени поиска.

Для этого в предлагаемом устройстве выходы генератора тактовой частоты приемного 10 генератора псевдослучайной последовательности соединены соответственно с первым и вторым тактовыми входами блока коммутации, коммутирующие входы которого связаны с коммутирующими выходами блока програм- ls мы, причем управляющий вход блока коммутации соединен с выходом указанного триггера рода работы, а сигнальный вход подключен к выходу блока делителя, соединенного своими входами с выходами дешифратора 20 приемного генератора псевдослучайной последовательности, одновременно счетный выход блока коммутации соединен со входом блока программы, а тактовый выход блока коммутации — со входом приемного генератора псев- 2S дослучайной последовательности.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — график, поясняющий его работу. 30

При использовании широкополосных шумоподобных сигналов на приемном конце линии необходимо иметь опорный сигнал, совпадающий по времени с приходящим сигналом. При наличии такой синхронизации приемный конец линии находится в режиме слежения, которому обычно предшествует вхождение в синхронизм — режим поиска сигнала.

При наличии априорных данных целеуказания известны средняя величина задержки тз приходящего сигнала относительно какоголибо момента времени (за точку отсчета принимается момент времени, когда каскады передающего генератора псевдослучайных последовательностей находятся в определенном положении) и интервал +-Лтз, в котором с заданной вероятностью может находиться искомая задержка. Величина этого интервала зависит от точности данных целеуказания.

Если величина тз имеет неравномерное распределение в интервале +Лтз, то среднее время поиска сигнала может быть уменьшено за счет применения оптимальной (или близкой к ней) процедуры поиска, при которой в первую очередь исследуются значения тз, имеющие большую вероятность.

На фиг. 1 представлен случай, когда ожидаемая величина задержки имеет нормальное распределение в интервале т-Лтз со средним значением, равным тз, причем весь интервал

311415 и

3 возможных значений задержки просматривается за пять циклов. Поиск на каждом цикле осуществляется путем равномерного сканирования в интервале задержек, определяемом номером цикла. Величина (амплитуда) ка;идого цикла кратна 2то и равна 2 or(, где то — номинальный период следования импульсов приемного генератора псевдослучайных последовательностей; К вЂ” номер цикла; п=

; т — число циклов. 9 о m

Если за т частных циклов, соответствующих полному циклу поиска, сигнал не найден, процедура поиска возобновляется с короткого цикла. Необходимо учитывать, что при различных значениях т точка а соответствует одному и тому же состоянию каскадов приемного генератора псевдослучайных последовательностей.

В предлагаемом устройстве выход дешифратора передающего генератора 1 псевдослучайных последовательностей соединен с одним из входов триггера 2 запуска. Данные целеуказания об ожидаемой величине тз поступают на схему 8 ввода целеуказания в виде двоичного числа N †††. Фронт перепада на 0 пряжения, образующийся при переходе триггера запуска из состояния «0» в «1», является командой для переписывания без стирания числа N в каскады счетчика 4 запаздывания, работающего на вычитание. Этот же фронт переводит триггер 5 управления в состояние

«1», при котором открывается схема «И» б, и на вход счетчика запаздывания с триггера-делителя 7 поступают тактовые импульсы с ча1 стотой f„= — .

Триггер-делитель собран по схеме со счетным входом, на который подаются импульсы с частотой 2 „поступающие от генератора 8 тактовой частоты. Когда все каскады счетчика запаздывания переходят в состояние «О», на выходе матрицы счетчика появляется импульс, который поступает на вход приемного генератора 9 псевдослучайных последовательностей и устанавливает каскады этого генератора в исходное положение а. Этот же импульс, поступая на входы триггеров управления 5 и рода работы 10, переводит первый в состояние «О», а второй — в состояние «1».

Тактовые импульсы на вход приемного генератора псевдослучайных последовательностей поступают " выхода схемы «ИЛИ» 11 блока коммутации. Схема «ИЛИ» 11 имеет два входа, на один из которых подаются импульсы с частотой 2f„ поступающие через схему «И» 12 от генератора тактовой частоты, т. е. по первому тактовому входу блока коммутации, на другой вход через схемы «И» 18 и 14 поступают импульсы с выхода триггераделителя с частотой f„r. е. по второму такто5

15 г0 г5

Зо

4 вому входу блока коммутации. Схема «И» 14 управляется по управляющему входу блока коммутации выходным напряжением триггера 10 рода работы и открывается, когда триггер находится в состоянии «1». Управляющее напряжение на входы схем «И» 12 и 18 подается с противоположных плеч коммутирующего триггера 15. Схема «И» 12 открыта, когда коммутирующий триггер находится в состоянии «1», а схема «И» 13 открыта, когда коммутирующий триггер находится в состоянии «О». Третий вход схемы «И» 18 соединен с выходом триггера Iб сдвига. При этом схема «И» 13 открыта, если триггер сдвига находится в со стоя н и и «О».

Выходы дешифратора приемного генератора псевдослучайных последовательностей через схему «ИЛИ» 17 блока делителя соединены со входом делителя 18 частоты на триггерах.

Блок делителя состоит из схемы «ИЛИ» 17, делителя 18 и схемы «И» 19. С выхода делителя частоты импульсы поступают на схему

«И» 19 и далее через сигнальный вход блока коммутации — на схему «И» 20 и триггер lб сдвига. Управляющий сигнал на второй вход схемы «И» 19 подается от индикатора обнаружения. В режиме поиска схема «И» 19 открыта. Импульсы с выхода схемы «И» 19, поступающие на вход триггера сдвига, переводят его в состояние «0».

Коммутирующий триггер 15 переходит из одного состояния в другое под воздействием импульсов, поступающих на его входы через коммутирующие входы блока коммутации с коммутирующих выходов блока программ, т. е. с выходов схем «ИЛИ» 21 и 22. Блок программы состоит из схем «ИЛИ» 21 и 22, диодной матрицы 28 и счетчика 24 импульсов.

Если импульс появляется на входе триггера, соединенном со схемой «ИЛИ» 21, то триггер переходит в состояние «О», при появлении импульса на другом входе — в состояние «1».

Входы схем «ИЛИ» 21 и 22 соединены с выходами диодной матрицы 28, подключенной к счетчику 24, собранному на триггерах. Счетчик импульсов является двухступенчатым: первая ступень представляет собой делитель с коэффициентом деления и; вторая — собственно счетчик, к разрядам которого подключена матрица. Ко входам схемы «ИЛИ»

2l подключены выходы матрицы, соответствующие началу циклов (точки а, с, е, g, i), а ко входам схемы «ИЛИ» 22 — выходы матрицы, соответствующие окончанию циклов (точки b, d, f, h, j).

Когда все разряды счетчика импульсов переходят в состояние «О», появляется напряжение на первом выходе матрицы (точка а) и входе схемы «ИЛИ» 21, Если на вход счетчи«а подается 2п импульсов, появляется напряжение на втором входе матрицы (точка Ь) и входе схемы «ИЛИ» 22, после поступления еще 3п импульсов — на третьем выходе (точка с) и так далее. В рассматриваемом примере, когда весь диапазон задержек исследуется

311415

5 за пять циклов, вторая ступень счетчика импульсов должна обладать коэффициентом деления, равным 54, матрица должна иметь десять выходов, причем выходы матрицы, соответствующие состояниям счетчика «0», «5», «14», «27», «44» должны быть соединены со входами схемы «ИЛИ» 21, а выходы, соответствующие состояниям «2», «9», «20», «35», «54»,— с входами схемы «ИЛИ» 22.

Через счетный вход блока коммутации, т. е. с выход" схемы «ИЛИ» 25, на вход счетчика импульсов поступают импульсы с выхода схемы «И» 26, следующие с частотой f„и импульсы с выхода схемы «И» 20, частота следования которых определяется числом выходов дешифратора приемного генератора 9 псевдослучайных последовательностей и коэффициентом деления делителя 18 частоты.

На один из входов схемы «И» 2б, соединенный с выходом схемы «И» 14, поступают тактовые импульсы, на вторые входы схем «И» 2б и

20 — управляющие напряжения с выходов коммутирующего триггера 15. Если коммутирующий триггер находится в состоянии «О», то открыта схема «И» 20, если в состоянии

«1» — схема «И» 2б. При переполнении счетчика импульсов на его выходе появляется импульс, который, поступая на входы триггеров запуска 2 и рода работы 10, возвращает их в состояние «О».

Устройство работает следующим образом.

В начальный момент триггеры 2, 5, 10, 15 и

lб находятся в состоянии «О». Импульс с выхода дешифратора передающего генератора псевдослучайных последовательностей переводит триггер 2 запуска в состояние «1», при этом триггер запуска становится нечувствителен к последующим импульсам с выхода дешифратора. При переходе триггера запуска из состояния «О» в состояние «1» данные целеуказания переписываются в счетчик 4 запаздывания, одновременно триггер 5 управления переходит в состояние «1», схема «И» б открывается, и на вход счетчика запаздывания начинают поступать тактовые импульсы. Через время, равное Л „.то=т, все каскады счетчика запаздывания переходят в нулевое состояние, и на выходе его матрицы возникает импульс, который устанавливает каскады приемного генератора псевдослучайных последовательностей в исходное состояние (точка а).

Этот же импульс возвращает триггер 5 управления в состояние «О» и переводит триггер 10 рода работы в состояние «1». При этом на приемный генератор псевдослучайных последовательностей через схемы «И» И и 14 и схему «ИЛИ» 11 начинают поступать тактовые импульсы, что приводит к появлению импульсов на выходе делителя 18 частоты. Импульс с выхода последнего, пройдя через схему «И» 19, переводит триггер lб сдвига в состояние «1», схема «И» 18 закрывается, и очередной тактовый импульс не поступает на приемный генератор псевдослучайных последовательностей. Этот же импульс своим зад5

56 ним фронтом возвращает триггер lб сдвига в исход,ое состояние, и схема «И» 18 открывается. Таким образом, происходит увеличение задержки (смещение) опорного сигнала на то. Период следования импульсов на выходе делителя частоты определяет время, в течение которого задержка опорного сигнала остается постоянной. Это время можно изменять, меняя число выходов дешифратора приемного генератора псевдослучайных последовательностей и коэффициент деления делителя частоты. Через схему «И» 20 и схему

«ИЛИ» 25 импульсы с выхода схемы <И» 19 поступают также на вход счетчика 24 импульсов. Когда число этих импульсов достигнет 2п (гочка b), появляется напряжение на выходе схемы «ИЛИ» 22, коммутирующий триггер 15 переходит з состояние «1», и на вход приемного генератора псевдослучайных последовательностей через схему «И» 12 начинают поступать импульсы удвоенной тактовой частоты. При этом за период тактовой частоты происходит дискретное уменьшение задержки опорного сигнала на величину то. Счетчик 24 импульсов подсчитывает число этих уменьшений. Когда оно достигнет Зп (точка с), появляется напряжение на выходе схемы «ИЛИ»

21, коммутирующий триггер 15 возвращается в нулевое положение, и начинается новый цикл.

По окончании последнего цикла (точка j) счетчик 24, возвращаясь в нулевое состояние, переводит в состояние «О» триггер 10 рода работы и триггер 2 запуска. Очередной импульс с выхода дешифратора передающего генератора псевдослучайных последовательностей перебрасывает триггер запуска в состояние «1», и описанный процесс начинается сначала, причем, если к указанному моменту поступили новые данные целеуказания, начальная задержка будет изменена.

Предмет изобретения

Устройство для циклического поиска широкополосных шумоподобных сигналов по задержке с использованием данных целеуказания, содержащее схему ввода целеуказания, приемный и передающий генераторы псевдослучайных последовательностей с дешифраторами, триггеры запуска, управления, рода работы со схемой «И», триггер — делитель, генератор тактовой частоты приемного генератора псевдослучайной последовательности и счетчик запаздывания, отличающееся тем, что, с целью сокращения времени поиска, выходы упомянутого генератора тактовой частоты приемного генератора псевдослучайной последовательносТН соединены соответственно с первым и вторым тактовыми входами блока коммутации, коммутирующие входы которого соединены с коммутирующими выходами блока программы, причем управляющий вход блока коммутации соединен с выходом указанного тригге31141о

Фиг 1

Составитель Н. Герасимова

Тскрсд Л. В. Куклина Кор

Редактор Т. Иванова

Заказ 3826/13 Изд. № 1126 Тираж 473

ЦНИИПИ Комитета по делам изобретений и открытий ири Со

Москва, K-35, Раушская наб., д. 4/5

Типография. пп. Сапунова, 2

Фиг 2

7 ра рода работы, а сигнальный вход подключен к выходу блока делителя, соединенного своими входами с выходами указанного дешифратора приемного генератора псевдослучайной последовательности, одновременно счетный выход блока коммутации соединен со входом блока программы, а тактовый выход блока коммутации — со входом приемного генератора псевдослучайной последовательности.