Запоминающее устройство

 

О П И С А Н И Е 3I7IO6

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

МПК 6 11с 11/04

Заявлено 28.V,1969 (№ 1335209/18-24) с присоединением заявки №

Приоритет

Опубликовано 07.Х.1971. Бюллетень ¹ 30

Дата опубликования описания 20Л11.1971

Комитет ла делам изобретений и открытий.ври Совете Министров

СССР

УДК 681.327.66(088.8) Автор изобретения

А. И. Лапшин

3 аявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известны запоминающие устройства, содержащие ключи, развязывающие диоды, магнитные сердечники, числовые шины и шины считывания.

Предлагаемое устройство отличается тем, что для повышения быстродействия, улучшения конструкции и расширения температурного диапазона работы, оно содержит проводниковые кодирующие матрицы, в которых каждый вертикальный проводник соединен с одним из горизонтальных проводников матрицы, каждый из горизонтальных проводников пропущен через соответствующий сердечник и соединен с ключом групп чисел, а шины считывания пропущены через сердечники по закону последовательного образования двоичных чисел. Кроме того, для расширения функциональных возможностей горизонтальные проводники подсоединены ко входам диодной матрицы.

На чертеже приведена принципиальная схема запоминающего устройства.

Она содержит числовые ключи 1, управляемые дешифратором и предназначенные для выбора числовых шин; развязывающие диоды 2, числовые шины групп чисел 3, 4, б, являющиеся вертикальными проводниками кодирующих матриц; кодирующие матрицы б, 7, 8, 9, 10, предназначенные для кодирования чисел или частей чисел; горизонтальные проводники кодирующих матриц 11, сердечники

12, служащие для преобразования входного сигнала в выходные стандартные кодовые сигналы, ключи групп чисел И, предназна5 ченные для выбора определенных групп чисел; шины считывания 14, служащие для передачи вы: одных сигналов и образования ни сердечв иках 12 посредством прошивки всей возможной последовательности двоичных чи10 сел; диодную матрицу 15, служащую для передачи сигналов на выходные шины и ооразо вания всей последовательности двоичных чисел.

Устройство работает следующим образом.

15 С помощью одного из ключей 1 и одного из ключей 18 выбираются числовые шины одной из групп чисел 8, 4, б, являющиеся вертикальными проводниками кодирующих матриц. В каждой из выбранных ключом 18 кодирую20 щих матриц оказывается выбранным ключом

1 один вертикальный проводник.

По выбранным вертикальным проводникам и ио соединенным с ними горизонтальным проводникам 11 пойдет входной сигнал. Он

25 переключит сердечники 12, через которые проходят выбранные горизонтальные проводники и на шинах считывания 14 наведутся выходные сигналы, соответствующие кодам двоичных чисел, оор азованным прошивкой этих

30 шии на сердечниках.

"7106

Сердечники 12, принадлежащие одной матрице, хранят всю последовательност- двоичных чисел «00», «10», «01», «11», которую могут образовать две шины считывания.

Таким образом, двумя числовыми шинамч, принадлежащими группе чисел 8, при определенном их соединении с горизонтальными проводниками 11 в матрицах б и 7 можно закодировать любое четырехразрядное число, которое будет состоять из двух половинок, считываемых со своих матриц. Так левым числовым шинам матриц б и 7 из группы 8, выбранным числовым ключом 1 и ключом 18, на выходе будет соотве-ствовать четырехразрядное число «1011». Одновременно с выбором четырехразрядпого числа с матрицы б, 7 или 8, 9 может быть выбрано любое трехразрядное число с матрицы 10.

Диодная матрица 1б, имеющая трехразрядный выход, образует последовательность двоичных чисел из восьми кодовых групп. Сигнал, поступающий по числовой шине группы

4, появляется на выходе в виде кода, заданного уровнями напряжения, а не импульсами.

Приведенная схема устройства позволяет кодировать любые семиразрядные числа, часть разрядов которых может быть представлена либо импульсным, либо потенциальным сигналом. Увеличение количества разрядов и чисел в устройстве может быть достигнуто как за счет увеличения количества матриц, так и за счет увеличения количества шин считывания и сердечников, принадлежащих одной матрице. кодирование чисел в устройстве осуществляется соединением проводников кодирующих матриц б, 7, 8, 9, 10. Прошивка ссрдслпиков 12 универсальна для любой программы и содержит только одну адресную шипу, а сами сердечники работают в

5 трансформаторном режиА1е. Зто позволяет у".Iрос ;|Tb конструкцию устройства и существенно повы .èòü его быстродействие. Величина выходных сигналов определяется только величиной входных сигналов и x oæåò быть выбраj0 IIB дocTH очно 60JIbIIIOA чтобы исключить влияние температурных изменений.

Предмет изобретения

15 1. Запоминающее устройство, содержащее числовые ключи, ключи групп чисел, развязывающие диоды, магнитные сердечники, числовые шины и шины считывания, отличаюиЗееся тем, что, с целью повышения быстро20 действия. улучшения конструкции и расширения температурного диапазона работы, оно снабжено проводниковыми кодирующими матрицами, в которых каждый вертикальный проводник соединен с одним из горизонтальных

25 проводников м BTp HI) b!, каждый Н3 гOpHÇOHтальных проводников пропущен через соответствующий сердечник и соединен с ключом групп чисел, а шины считывания пропущены через сердечники по закону последовательно30 го образования двоичных чисел.

2. Запоминающее устройство по п. 1, отличаюи ееся тем, что, с целью расширения функциональных возможностей устройства, горизонтальные проводники подсоединены ко вхо35 дам диодной матрицы.

317106

Составитель А. А. Соколов

Текред Л. В. Куклина Корректоры: E. Н. Зимина и О. Б. Тюрина

Редактор Е. Гончар

Типография, пр. Сапунова, 2

Заказ 3407/14 Изд. № 1426 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская иаб., д. 4(5

Запоминающее устройство Запоминающее устройство Запоминающее устройство 

 

Похожие патенты:

 // 410463

Изобретение относится к вычислительной технике и может быть использовано в устройствах временной за-

Изобретение относится к области микро- и наноэлектроники на основе перспективных материалов и устройств и направлено на создание устройства с высокой степенью интеграции элементов, выполняющего логические операции и содержащего матрицу высокоскоростных переключателей на основе электрически перепрограммируемых ячеек. Технический результат заключается в возможности перепрограммируемой коммутации, которая подходит для построения логики работы нейроморфного устройства и снижения энергопотребления. Это достигается путем использования в качестве переключающихся элементов мемристоров, обладающих небольшим размером и высокой скоростью переключения, и адресных низковольтных МОП транзисторов, включенных комплементарно. Разделение цепей записи и считывания позволяет осуществлять многократное программирование логического устройства. Наличие в ячейке адресных транзисторов позволяет минимизировать токи утечки и взаимовлияние ячеек при их объединении в матрицу, что уменьшает энергопотребление. 4 ил.
Наверх