Постоянное запоминающее устройство

 

О П И С А Н И Е 130489

ИЗОБРЕТЕН Ия

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

М. Кл. G 11с 11/04

Заявлено 07.l I l.1969 (№ 1323479/18-24) с присоединением заявки ¹-Комитет по делам изооретений и открытий при Совете Министров

СССР

Приоритет—

Опубликовано 241!.1972. Бюллетень ¹ 8

Дата опубликования описания 21.1Ъ.1972

УДК 681.327.66(088.8) Автор изобретения

А. И. Лапшин

Заявитель

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств.

Известны постоянные запоминающие устройства (ПЗУ), содержащие дешифраторы и запоминающие матрицы с магнитными или полупроводниковыми элементами, расположенными в пересечениях проводников, к которым подключены токовые формирователи и усилители считывания.

Известные ПЗУ имеют сложную структуру и недостаточно надежны.

Предложенное ПЗУ, в отличие от известных, содержит счетчик, блоки совпадения и кольцевой регистр сдвига, при этом выход счетчика соединен со вторыми входами блоков совпадения, первые входы которых подключены к выходу формирующих элементов, а кольцевой регистр сдвига подключен к проводникам запоминающей матрицы.

Это позволяет упростить устройство и пов ы сить его н ад еж ность.

В предложенном устройстве используется запоминающая матрица, в которой роль запоминающих элементов выполняют проводниковые связи, а из устройства управления матрицей, реализующегося на маломощных логических элементах, исключены токовые формирователи и усилители считывания.

На чертеж представлена принципиальная схема предложенного ПЗУ.

ПЗУ содержит входные шины I, соединенные с дешифратором 2, имеющим выходы 3, соединенные через формирующие элементы

4 с полупроводниковыми диодами 5, запоми5 нающие матрицы б, горизонтальные проводники которых подключены к диодам 5, а вертикальные проводники 7 поразрядно соединены с кольцевым регистром сдвига 8. Выходы формирующих элементов 4 соединены с первы10 ми входами 9 блоков совпадения 10. В ПЗУ входят также прерыватель 11 цикла работы, соединенный с кольцевым регистром 8 и счетчиком 12, выходы 13 которого подключены ко вторым входам 14 блоков совпадения 10, имеющих выходы 15, тактовая шина Iб, заведенная на ключ 17, который соединен с выходной шиной 18 прерывателя 11 цикла работы, шиной запроса 19, шиной разрешения 20.

Перемычки между горизонтальными и вертикальнымп проводниками запоминающей матрицы б условно показаны в виде точек 21.

ПЗУ работает следующим образом.

Кодовой ком бинацией, поступающей по входным шинам 1, с помощью дешифратора

25 выбирается неооходимое число, и на соответствующем выходе 3 дешифратора появляется определенный потенциал. Этот потенциал подается на соответствующие вертикальные проводники 7 матрицы. Затем по шине разрешения 20 на ключ 17 поступает открываю330489 щий сигнал, который разрешает прохождение тактовых импульсов, поступающих по шине 1б на кольцевой регистр сдвига 8 и счетчик 12.

Под действием тактовых импульсов в регистре 8 начинается последовательный сдвиг еди- 5 ницы, а в счетчике 12 последовательное образование всех возможных кодовых комбинаций.

Когда сдвигаемая единица оказывается в разряде кольцевого регистра 8, соединенном с вертикальным проводником 7, находящимся под 10 потенциалом, по выбранному выходу дешифратора проходит импульсный сигнал, который формируется и передается формирующим элементом 4 на соответствующий блок совпадения 10. Поступивший на блок совпадения сигнал открывает его и образовавшийся на счетчике 12 к этому моменту времени код поступает на выходные шины 15 блока совпадения, являющиеся одновременно выходными шинами устройства. Когда сдвигаемая единица по- î ступает в следующий разряд регистра, соединенный с проводником 7, находящимся под потенциалом, процесс повторяется.

Таким образом, устройство может работать как в параллельном, так и в параллельно-последовательном коде.

Так, на чертеже верхний выход дешифратора соединен с тремя верхними горизонтальными проводниками матрицы б, второй и третий пз которых соединены перемычками 21 с вертикальными проводниками 7. Пусть этому выходу дешифратора соответствует число с кодовой комбинацией «1001». Для хранения любого четырехразрядного числа при считывании параллельным кодом в устройстве необходимо иметь шестнадцатиразрядный сдвиговый регистр 8 и четырехразрядный счетчик 12. Для хранения любого четырехразрядного числа при считывании параллельно-последовательным кодом в устройстве необходимо иметь восьми- 4О разрядный регистр и двухразрядный счетчик.

Считывание хранящегося числа «1001» происходит в параллельно - последовательном коде.

Первый тактовый импульс сдвигает единицу в регистре 8 в первый разряд, а -счетчик

12 переводит в состояние с кодовой комбинац. ей «10». Левый вертикальный проводник 7 находится под потенциалом, так как соединен с выбранным выходом 8дешпфратора,,и поэтому после первого тактового импульса по выходу 8 пойдет импульсный сигнал, которы:". передается формирующим элементом 4 на первый блок совпадения 10 и открывает его. Открытый блок совпадения 10 пропускает на шины 15 образующуюся после первого тактового импульса кодовую комбинацию счетчика «10».

После второго тактового импульса сдвигаемая единица перейдет во второй разряд регистра, соединенный с проводником 7, тоже находящимся под потенциалом, и блок совпадений 10 выдаст на шины 15 кодовую комбинацию счетчика «01», образовавшуюся после второго тактового импульса.

Таким образом, выбранное число оказывается считанным из устройства, так как прп поступлении следующих тактовых импульсов регистр выбирает проводники 7, на которы.; потенциал отсутствует. Одновременно со считыванием выбранного числа может быть выбрано другое число, подключенное параллельно к выбранному выходу 8 и закодированное нижней запоминающей матрицей б, которое поступит на выходы 15 левого блока совпадения 10. Как только выбранное число оказывается считанным, чему соответствует опреде ленное количество срабатываний формирующего элемента 4, соединенного с прерывателем 11 цикла, прерыватель цикла вырабатывает сигнал, поступающий по шине 18 и закрывающий ключ 17. Одновременно по шине запроса 19 поступает сигнал запроса, который разрешает выборку из запоминающего устройства следующего числа.

Предмет изобретения

Постоянное запоминающее устройство, содержащее дешифратор, подключенный через формирующие элементы и полупроводниковые диоды к запоминающей матрице, состоящей из ортогональных проводников с перемычками в перекрестиях, хранящих единичную информацию, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, оно содержит счетчик, блоки совпадения и кольцевой регистр сдвига, при этом выход счетчика соединен со вторыми входами блоков совпадения, первые входы которых подключены к выходу формирующих элементов, а кольцевой регистр сдвига подключен к проводникам запоминающей матрицы, 330489

Составитель В. Рудаков

Техред 3. Тараненко

Редактор Б. Нанкина

Корректор Е. Зимина

Тип. Харьк. фил. пред, «Патент»

Заказ 95/570 Изд. № 266 Тираж 448 Подписное

lIHNNHli Комитеты по делам изобретен;и и о-крытий при Совете Ми:шстров СССР

Москва, Ж-35, Раушская иаб., д. 4/5

Постоянное запоминающее устройство Постоянное запоминающее устройство Постоянное запоминающее устройство 

 

Похожие патенты:

 // 410463

Изобретение относится к вычислительной технике и может быть использовано в устройствах временной за-

Изобретение относится к области микро- и наноэлектроники на основе перспективных материалов и устройств и направлено на создание устройства с высокой степенью интеграции элементов, выполняющего логические операции и содержащего матрицу высокоскоростных переключателей на основе электрически перепрограммируемых ячеек. Технический результат заключается в возможности перепрограммируемой коммутации, которая подходит для построения логики работы нейроморфного устройства и снижения энергопотребления. Это достигается путем использования в качестве переключающихся элементов мемристоров, обладающих небольшим размером и высокой скоростью переключения, и адресных низковольтных МОП транзисторов, включенных комплементарно. Разделение цепей записи и считывания позволяет осуществлять многократное программирование логического устройства. Наличие в ячейке адресных транзисторов позволяет минимизировать токи утечки и взаимовлияние ячеек при их объединении в матрицу, что уменьшает энергопотребление. 4 ил.
Наверх