Вычислительное устройство

 

О П И С А Н И Е 327476

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Свюа Овветвиив

Социалистичесииа рвспублин

Зависимое ог авт. свидетельства ¹â€”

М.Кл. 6 06f 7 38

Зая вле,но 08.Xl 1.1969 (И 1382689/18-24) с присоединением заявки №вЂ”

Комитет по делам изобретений и отнрытий лри Совете Министров

СССР

П,р нори.тет—

Опубликовано 26.l.1972. Бюллетень ¹ 5

Дата опубликования описания IО.IV.1972

УДК 68!.326.3 (088.8) Автор л 3 3 O ã", " T è! ) ë

О. М. Шатохин

Заявитель

Институт электронных управляюгцих машин

ВЫЧ ИСЛ ИТЕЛ ЬНОЕ УСТРОЙСТВО

Предлагаемое изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных машинах и системах.

Известны вычислительные устройства, в которых имеется арифметико-логическое устройство, память микрокоманд, используемая для задания операций, регистр микрокоманды, схема формирования адреса очередной микрокоманды, рабочие регистры. В таких вычислителях арифмстико-логическое устройство используется как для выполнения над данными, поступающими на вход арифметико-логического устройства, таких операций как сложение, вычитание, сдвиг операций «И», «ИЛИ», включительно «ИЛИ» и т. д., так и для обмена информацией между регистрами.

Недостатком известного решения является достаточно большое количество разрядов памяти микрокоманд, используемых для целей индивидуального управления состоянием отдельных разрядов рабочих регистров, и увеличение нерегулярности структуры процессора, что особенно важно для процессоров, построенных на интегральных схемах.

Целью изобретения является повышение быстродействия процессора и уменьшение нерегулярности его структуры.

Предлагаемое устройство отличается тем, »То оно содержит схему выбора А, поразрядную схему «И», схему выбора В и поразрядную схему «ИЛИ». Информационные входы схемы гыбора А подсоединены к выходам рабочих регистров, управляющие входы схемы А связаны с выходами соответствующих разрядов регистра микрокоманды, выходы схемы А связаны со входами схемы «И», друпие входы которой соединены с выходами группы разрядов регистра микрокоманды. Входы схемы выбора

10 В связаны с выходамн арифметико-логического устройства н выходами соответствующей группы разрядов регистра микрокоманды, а управляющие входы схемы B связаны с соответствующими разрядами регистра микрокоманды.

15 Входы схемы «ИЛИ» связаны с выходами схемы «И» и выходами схемы выбора В. выходы схемы «ИЛИ» связаны со входами рабочих регистров, управляющие входы рабочих регистров подключены к выходам группы разрядов

20 регистра микрокоманды.

На чертеже изображена схема предлагаемого вычислителя, где:

1 — память микрокоманд, 2 — регистр микрокоманды, состоящей из нескольких групп

25 разрядов; 8 — рабочие регистры; 4 — схема выбора А; 5 — схема «И»; б — схема выбора

В; 7 — схема «ИЛИ»; 8 — арифметико-логическос устройство; 9 — регистр адреса микрокоманды; 10 — схема формирования адреса

30 микрокоманды; 11 — группа разрядов регист327476

l0

55 ра микрокоманды, уп1?авля!о!Цая схемо!! фо1?мирования адреса следующей микрокоманды;

12 — группа разрядов регистра микрокоманды, управляющая схемой выбора А; 13— группа разрядов регистра микрокоманды, управляющая схемой выбора В; 14 — группа разрядов регистра микрокоманды, управляющая приемом в рабочие регистры; 15 — группа разрядов регистра микрокоманд, подаваемая на входы схемы «И»; 16 — группа разрядов регистра микрокомапд, подаваемая па входы схемы «ИЛИ».

Вычислитель включает в себя память микрокоманд 1 постоянного или полупостоянного типа, выходным регистром которой является регистр микрокоманды 2.

Группа разрядов 11 регистра микрокоманды 2 управляет схемой 10 формирования адреса следующей микрокоманды, входы которой также соединены с выходами арифметико-логического устройства 8, а выходы — со входами регистра 9 адреса памяти микрокоманд.

Выходы регистра 9 связаны со входами памяти микрокоманд 1.

Группа разрядов 12 регистра микрокоманд 2 управляет работой схемы выбора А 4, входы которой связаны с выходами рабочих регистров 3. Выходы схемы выбора А и выходы группы разрядов 15 регистра микрокоманды 2 подключены ко входам схемы «И» 5.

Входы схемы выбора В подключены к выходам арифметико-логического устройства 8 и выходам группы разрядов 16 регистра микрокоманды. Управляющие входы схемы выбора

В 6 связаны с выходами группы разрядов 13, регистра микрокоманды.

Входы схемы «ИЛИ» 7 подсоединены к выходам схемы «И» и к выходам схемы выбора В.

Выходы схемы «ИЛИ» 7 связаны со входами рабочих регистров 3, управляющие входы рабочих регистров связаны с выходами группы разрядов 14 регистра микрокоманды 2.

Входы арифметико-логического устройства связаны с выходами рабочих регистров 3, выходы арифметико-логического устройства связаны со входами рабочих регистров 3.

Предложенное устройство работает следующим образом.

В каждом такте работы процессора па регистр микрокоманды 2 считывается содерж и мое я ч е и .и п а м я ти и к р о ко i! а !.! д bl, B hl 0 p B I Iной по адресу, указанному в регистре адреса 9, Содержимое регистра адреса памяти микрокоманд задается схемой 10 формирования адреса в зависимости от состояния группы разрядов 11 регистра микрокоманды 2 и состояния выходов отдельных разрядов арифметикологического устройства.

Если информация, находящаяся на регистре микрокоманды 2, требует изменения содержимого определенных разрядов какого-либо рабочего регистра, то содержимое данного рабочсго регистра 3 передается через схему выбора А 4 на поразрядную схему 5, на другой вход которой поступает содержимое группы разрядов 15 регистра микрокоманды. Код, записанный в разрядах 15 регистра микрокоманд, выбирается таким, чтобы в позиции тех разрядов рабочего регистра, которые должны быть изменены, были записаны нули.

Результат операции «И» поступает на поразрядную схему «ИЛИ» 7. Схема выбора 8 подает на схему «ИЛИ» либо информацию с выхода арифметико-логического устройства, либо с выхода группы разрядов 16 регистра микрокоманды 2.

Схема «ИЛИ» обеспечивает занесение новых значе!!ий отдельных разрядов рабочих регистров и управляющих триггеров, которые были обнулены в схеме «И». Результат операции заносится в требуемый рабочий регистр под управлением группы разрядов 14 регистра микрокоманды 2.

Предмет изобретения

Вычислительное устройство, содержащее арифметико-логический блок, память микрокоманд, регистр микрокоманд, схему формирования адреса очередной микроком анды и рабочие регистры, отличающееся тем, что, с целью повышения быстродействия, оно содержит первую и вторую схемы выбора, поразрядную схему «И», поразрядную схему

«ИЛИ», причем информационные входы первой схемы выбора соединены с выходами соответствующих рабочих регистров, управляющие входы первой схемы выбора связаны с выходами соответствующих разрядов регистра микрокоманды, выходы первой схемы выбора связаны со входами поразрядной схемы «И», другие входы которой соединены с выходами соответствующих разрядов регистра микрокоманды, входы второй схемы выбора соединены с выходами арифметико-логического блока и выходами соответствующих разрядов регистра микрокоманд, управляющие входы второй схемы выбора соединены с соответствующими разрядами регистра микрокома д, входы поразрядной схемы «ИЛИ» соединены с выходами поразрядной схемы «И» и с выходами второй схемы выбора, выходы поразрядной схемы «ИЛИ» соединены со входами рабочих регистров, управляющие входы которых подключены к выходам соответствующих разрядов регистра микрокоманды.

327476

Составитель Е. Иванеева

Тскрсд 3. Тараиенко

Корректор E. Исакова

Редактор Б. Нанкина

Областная типография Костромского управления по печати

Заказ 936 Изд, М 135 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская иаб., д. 4/5