Аналого-цифровой преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

334639

Сома Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 23.Х.1970 (М 1484550/26-9) с присоединением заявки № —, Приоритет

Опубликовано 30.1!1.1972. Бюллетень № 12

Дата опубликования описания 27.1V.1972

М, Кл. Н 03k 13/17

С О61 3/ЮЮ

Комитет по делам изобретений и открытий при Совете Министров

СССР УДК 681 324 (088.8) Авторы изобретения

В. М. Гриценко и l0. И. Семко

3«Ыу ".хф .el

Государственный всесоюзный центральный научно-исследдватРльскйЖ ";:""т;",;.; институт комплексной автоматизации ".нблтс >т. н .,,,;,, Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области техники аналого-цифровых преобразователей (ЛЦП) и может быть использовано в информационных и управляющих вычислительных машинах для одновременного выполнения линейного и нелинейного функционального аналого-цифрового преобразования.

Известные АЦП, содержащие регистр кода, преобразователь ход-аналог, нуль-орган, блок управляющих импульсов, счетчик, дешифратор номера разряда, инвертор, логические схемы

«И», «ИЛИ», работающие по методу поразрядного уравновешивания, которые осуществляют линейное преобразование непрерывной входной величины Х в цифровой код Л по закону Z=ñÕ, где с — постоянный коэффициенг, имеют недостаточно широкие функциональные возможности.

В предлагаемом изобретении расширение функциональных возможностей преобразователя достигается тем, что он содержит последовательно включенные дешифратор матрицы, матрицу коэффициентов, сдвиговый регистр и накапливающий сумматор, причем т входов дешифратора матрицы подключены к выходам

m сeтTа р ш иHх р а з3р я д оoв р еег иНсетТр а к о0д а, (т+1)-й вход дешифратора соединен с (т+1)-й шиной дешифратора номера разряда, выходы сдвигового регистра через вентили подключены к входам накапливающего сумматора, а и старших шин дешифратора номера разряда соединены с входами первой схемы «ИЛИ», выход которой подключен к потенциальному входу первой схемы «И» непосредственно и к поген5 циальному входу второй и третьей схем «И» через инвертор, причем другой потенциальный вход второй схемы «И» соединен с выходом нуль-органа, импульсные входы первой и второй схем «И» объединены и подключены к вы10 ходу блока управляющих импульсов, другой вход которого соединен с импульсным входом третьей схемы «И», выход последней подключен к управляющему входу сдвигового регистра, а выходы первой и второй схем «И» через

15 вторую схему «ИЛИ» соединены с управляющими входами вентилей.

Для получения требуемой функциональной зависимости у=1(х) устройство осуществляет аппроксимацию исходной функции кусочно-ли20 нейной кривой. При этом диапазон изменения входной величины в пределах Π— 2 " Лх, где

Лх — величина кванта, разбивается на 2 " равных по величине участков, нижние границы которых имеют значения X;(i=1,2, ...,2 "). Be25 личина т выбирается, исходя из допустимой погрешности аппроксимации.

Значение аппроксимирующей функции на т -м участке описывается формулой: х — Хт д(Х а.х <Х„,) = К,+- Ь„

30 2n — Ьх

334639

3 где У,=F(X;) — значение функции в точке Х;;

b;= Y;,— Y, — величина проекции i-ro участка на ось у.

Величина У; представлена в виде суммы постоянных для данной функции коэффициентов a„;.

На чертеже представлена схема предлагаемого устройства.

Устройство содержи регистр 1 кода c n-разрядами, преобразователь 2 код-аналог, нульорган 8, блок 4 управляющих импульсов, счетчик 5, дешифратор б номера разряда, дешифратор 7 матрицы, матрицу 8 коэффициентов, сдвиговый регистр 9 с N-разрядами, где

N=n+t, t(log>n, накапливающий сумматор

10 с N-разрядами, вентили 11, схемы «ИЛИ»

12, 18, инвертор 14, схемы «И» 15, 1б, 17.

Регистр 1 кода, преобразователь 2, нуль-орган 8, блок 4, счетчик 5 и дешифратор б составляют линейный АЦП поразрядного уравновешивания. Дешифратор матрицы 7 имеет т+1 входов и 8.2m — — 1 выходов. Матрица 8 коэффициентов сцм;ит для хранения двоичHbIx кодов коэффициентов a,j и b;. Дополнительные 1 разрядов в сдвиговом регистре 9 и сумматоре 10:несбхддимы для сохранения точности при умножении.

Устройство работает следующим образом.

Блок 4 управляющих импульсов формируют на своих выходах импульсные сигналы в соогветствии с алгоритмом поразрядного уравновешивания. В регистре 1 кода за и тактов работы устройства образуется линейный код Z.

Одновременно в накапливающем сумматоре 10 формируется код у =- F (х) .

Вычисление у выполняется в дьа этапа. На первом этапе в каждом j-м (1(j(m) такте работы устройства дешифратор матрицы 7 последовательно анализируют состояние старших разрядов регистра 1 кода и через матрицу

8 коэффициентов записывают очередной коэффициент а; в сдвиговый регистр 9, предварительно сбрасываемый в нуль. Таким образом, выбор а;; определяется номером такта 1 и состоянием j сташих разрядов регистра 1 кода.

Перед началом преобразования в накапливающий сумматор 10 заносится код уо=F(o).

В течение первых т тактов работы на выходе схемы «ИЛИ» 12 устанавливается единичный уровень, открывающий схему «И» 15 и через инвертор 14 запирающий схемы «И» 1б и 17. Сигнал от блока 4 через открытую схему

«И» 15 и схему «ИЛИ» 18 проходит в каждом

j-м такте на управляющие входы вентилей 11 и заносит коэффициент a„; в накапливающий сумматор 10. Таким образом, после т-го такта преобразования в последнем образуется код У;.

В (т+1)-м такте преобразования в сдвиговый регистр 9 заносится коэффициент b„. После этого, начиная с (т+2) -ro такта, дешифратор матрицы 7 прекращает свою работу, выходы матрицы 8 коэффициентов блокируются, сигнал сброса в «О» сдвигового регистра 9 не подается. На выходе схемы «ИЛИ» 12 после окончания m-ro такта устанавливается нулевой уровень, который закрывает схему «И» 15 и через инвертор 14 открывает схемы «И»

1б, 17.

Ю Через схему «И» 17 на управляющий вход сдвигового регистра 9 в каждом такте проходит импульс сдвига, а схема «И» 1б, в зависимости от состояния нуль-органа, пропускает или не пропускает сигнал передачи сдвинутого кода в накапливающий сумматор 10. Таким образом, на втором этапе работы устройства в течение последних п — т тактов последовательно осуществляется операция умножения коэфх — Х; фициента о, на величину (1. Произве20 2л — m Лх дение накапливается в сумматоре 10, складываясь с кодом У, полученным на первом этапе.

Таким образом, после п тактов поразрядного уравновешивания в регистре 1 кода оказы25 вается линейный код Z, а в накапливающем сумматоре 10 — функциональный код у = F (х) .

Предмет изобретения

Аналого-цифровой преобразователь, содер30 жащий регистр кода, преобразователь код-аналог, нуль-орган, блок управляющих импульсов, счетчик, дешифратор номера разряда, инвертор, логические схемы «И», «ИЛИ», отличающийся тем, что, с целью расширения функци35 ональных возможностей преобразователя, он содержит последовательно включенные дешифратор матрицы, матрицу коэффициентов, сдвиговый регистр и накапливающий сумматор, причем т входов дешифратора матрицы

40 подключены к выходам m старших разрядов регистра кода, (m+1)-й вход дешифратора соединен с (т+1)-й шиной дешифратора номера разряда, выходы сдвигового регистра через вентили подключены к входам накапливающе45 го сумматора, à m старших шин дешифратора номера разряда соединены с входами первой схемы «ИЛИ», выход которой подключен к потенциальному входу первой схемы «И» непосредственно и к потенциальному входу второй

50 и третьей схем «И» через инвертор, причем другой потенциальный вход второй схемы «И» соединен с выходом нуль-органа, импульсные входы первой и второй схем «И» объединены и подключены к выходу блока управляющих

55 импульсов, другой выход которого соединен с импульсным входом третьей схемы «И», выход последней подключен к управляющему входу сдвигового регистра, а выходы первой и второй схем «И» через вторую схему «ИЛИ» соедине60 ны с управляющими входами вентилей.

334639

Составитель К. Виноградов

Техред Л. Богданова Корректор Е. Миронова

Редактор А. Батыгин

Типография, пр. Сапунова, 2

Заказ 1167/7 Изд. № 484 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5