Формирователь адреса сканирующего устройства

 

О П И С А Н И Е 337781

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских .

Социвлистических

Ресоублин

Зависимое от авт. свидетельства №

Заявлено 29.Ч1.1970 (№ 1456587/18-24) М. Кл. G 06f 9/16 с присоединением заявки №

Приоритет комитет ло делам изобретений и открытий сои Совете Министров

СССР

Опуоликовано 05 V.1972. Бюллетень М 15

Дата опубликования опнсанпя 26.Ч.1972

УДК 681.326.33 (088.8) ИЦОЩ .у цр @ I

Б 1 1О ГЩд

Автор изобретения

И, М. Соколов

Заявитель

ФОРМ И РО ВАТЕЛЬ АДРЕСА СКАН И РУ1О1ЦЕГО УСТРОЙСТВА

Изобретение относится к устройствам управления ЗЦВМ, в частности, оно может быть использовано для управления сканированием луча фазированной антенной решетки, для управления сканированием луча в индикаторе РЛС, для изменения дискрета перемещения луча, для введения новой программы работы сканирующего устройства, смещенной относительно предыдущей на дискрет и т. д.

Известны устройства управления с использованием счетчика дешифраторов, логических схем «И» и «ИЛИ».

Эти устройства содержат дешифратор операций, ПЗУ кода операций, специальное устройство управления выборкой кода операций, логические схемы «ИЛИ» и «И», причем количество последних должно быть, примерно, равно количеству импульсов, необходимых для заполнения счетчика.

Для упрощения устройства и уменьшения его габаритов предлагается в его формирователь адреса параллельно счетчику подключить синхронно работающий с ним делитель частоты с переменным коэффициентом деления, управляющий ключами, включенными в цепи связи дешифратора со счетчиком, каждая разрядная ячейка которого через схему совпадения подключена к делителю частоты, к счетчику через счетчик циклов и схему совпадения и к цепи запуска счетчика через триггер, обеспечивающий также подключение выхода счетчика циклов к счетчику через схему совпадения.

5 На чертеже показана схема предлагаемого устройства.

В нем выходы счетчика 1 подключены ко входам дешифратора 2 через схемы совпадения 8, связанные с делителем частоты 4.

10 Каждая разрядная ячейка счетчика через схему совпадения 5 связана с делителем частоты, со счетчиком 1 через счетчик циклов б и схему совпадения 7 и триггером 8, подключенным к схемам совпадения 7 и 9, Счетчик

15 циклов б связан через схему совпадения 10 со счетчиком I.

Работа предлагаемого формирователя адреса сканирующего устройства происходит следующим образом.

20 В исходном состоянии счетчики 1 и б н делитель частоты 4 находятся в нулевом положении, а схема совпадения 9 находится в закрытом состоянии. При поступлении первого импульса на вход устройства, триггер 8

25 отпирает схему совпадения 9, не пропускающую первый импульс, на вход счетчика 1 и делителя частоты 4 и открывает схему совпадения 7, обеспечивающую перезапись со счетчика циклов б в счетчик 1. Поступающие

30 последующие импульсы проходят через схему

337781

Составитель В. Орлова

Тсхрсд Л. Богданова

Корректор Л. Царькова

1 сдактор Е. Гончар

Заказ 1548/8 Изд. № 689 Тираж 448 Подписное

Ц1-1ИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, Ж-35, Раугиская наб., д. 4/5

Тип огра фи я, и р. Са и у иова, 2 совпадения 9 на вход счетчика 1 и делителя частоты 4. Причем сигналы па выходе схем совпадения 8 и на выходе дешифратора 2 будут появляться с дискретом, устанавливаемым в делителе частоты с переменным коэффициентом деления 4. После заполнения счетчика 1 и установления в нем нулевого положения на выходе схемы совпадения б возникает импульс, обеспечивающий установку делителя частоты 4 в нулевое положение, переброс триггера 8, отключающего входные импульсы от счетчика 1 и делителя частоты 4 и обеспечивающий запись единицы в счетчик циклов б. При поступлении следующего импульса, триггер 8 отпирает схему совпадения не пропускающую этот импульс на вход счетчика 1 и делителя частоты 4 и открывает схему совпадения 7, обеспечивающую перезапись единицы со счетчика и циклов 6 в счетчик 1. При,поступлении последующих импульсов они проходят через схему совпаде ния 9 на вход счетчика и делителя частоты 4.

Причем сигналы на выходе схем совпадения

8 и на выходе дешифратора 2 будут появляться с прежним дис кретом, установленным в делителе частоты 4, но смещенные на одно дискретное значение по,сравнению с предыдущим циклом работы и т. д.

В исходное состояние устройство возвращае ся при заполнении счет ьика,циклов 6

5 или при подаче на него, внешнего импульса, возбуждающего все его разряды. При этом через схему совпадения 10 подается импульс на счетчик 1, устанавливающий его в нулевое положение, что обеспечивает установку

10 счетчика циклов б, триггера 8 и делителя частоты 4 в исходное состояние.

Предмет изобретения

Формирователь адреса сканирующего уст15 ройства, содержащий счетчик, дешифратор, схемы совпадения, триггер, отличающийся тем, что, с целью упрощения устройства при исключении мельканий изображения на экране индикатора без изменения частоты следо2О вания импульсов, в нем параллельно счетчику подключен делитель частоты, выход которого подключен к схемам совпадения, включенным в цепь связи счетчика с дешифратором, а счетчик через схему совпадения сое25 динен со входами делителя частоты и счетчика циклов, выходы которого подключены к регистровому входу счетчика,

Формирователь адреса сканирующего устройства Формирователь адреса сканирующего устройства 

 

Похожие патенты:

Изобретение относится к способам и устройствам защиты конфиденциальной информации, введенной в память ЭВМ, от посторонних пользователей

Изобретение относится к устройствам защиты конфиденциальной информации, введенной в память ЭВМ, от посторонних пользователей, располагающих средствами незаконного извлечения этой информации путем нарушения целостности защитного корпуса и непосредственного подключения к компонентам ЭВМ, заключенным внутри корпуса

Изобретение относится к способу управления работой порта последовательного доступа к видеопамяти, имеющей порт памяти произвольного доступа - RAM и порт памяти последовательного доступа - SAM
Изобретение относится к вычислительной технике и может использоваться разработчиками программно-информационного обеспечения (ПИО) для защиты их продуктов от несанкционированного использования

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано для динамического перераспределения и преобразования адресов памяти при организации вычислительного процесса, для управления блоком памяти при проведении диагностики и реконфигурирования структуры в случае возникновения отказов отдельных сегментов

Изобретение относится к области вычислительной техники

Изобретение относится к распределенным информационно-управляющим системам (РИУС), преимущественно к РИУС, функционирующим в реальном масштабе времени, и может быть использовано в системах различного назначения, оперирующих информацией конфиденциального характера

Изобретение относится к распределенным информационно-управляющим системам (РИУС), преимущественно к РИУС, функционирующим в реальном масштабе времени, и может быть использовано в системах различного назначения, оперирующих информацией конфиденциального характера
Наверх