Многопозиционная матрица управления

 

0 П И С А Н И Е 337SIS

И306РЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 17.Ч11.1967 (№ 1173937/18-24) с присоединением заявки №

Приоритет

Опубликовано 05.Ч.1972. Бюллетень № 15

Дата опубликования описания 5ХП.1972

М. Кл. G I l C 7/00

Котеитет по делов« изобретений и открытий лри Совете влинистрое

СССР

УДК 681.326.3(088.8) л

« 1 " 1, «1 «;,. r l

1":= - =

Автор изобретения

С. А. Петросян

Заявитель

МНО ГОПОЗИЦИОННАЯ МАТРИЦА УПРАВЛЕНИЯ

Mlaioi6peTeHHre относи тся «к области вычисл ительной технички и мож ет loblTb использо вано, напри мер, lB за поми нающих устрoHlcгвах (ЗУ) .

Mt3lBecTiHbI за п<оминающие устрой стра, cloдержащие мно гопозиц ионнусо матрицу, ynpalBiJIя емую четые ехкоо рдинатной систем бй дешифрации,,и разрядные устройства за писи. ,Не достатками из вестных ycTporr(cmB являются большое колличество требуемого оборудования и,не высока я надежность.

Предлагаемое уст рой ст во отли чается тем, что каждая i-я выходная шина первого дешифратора через ключ соединена с общей

IIIlHíîé, объединяющей катоды, одной грунины диого в, а иоды которых соеди н ены с коллекторами транзисторов i-й строки и с первым вх одом первичных обмоток трансформатора схем со впадения, -я выходная ш и на второго дешифраTolpa че рез электровный ключ lrrogсоединена IK общей щи не, объеди ня ющей а иоды другой группы ди одав, катоды коTlopbrix соединеlнbI с 3MHTTBpalIIIH транзи сторов электронных ключей i-й строки и со входами вторых пер вич ных обмоток трансформаторо в схемам совпадении я этной строки, а каж дая разрядная шина регистра числа соединена со

B,õoäàëH двух согласую щих схем «И», Bbrxoды которых .coåälHíåíû соответствен но со,:вторыми входами первой и второй обмоток трансформаторов схем со!впадения электронных ключей j-й од ностолбцо вой ма троицы запи.си.

Это позволяет устранить недостатки прототипа. .На фиг, 1 при ведуна функциональная схема адресной системы для накопителя с двумя модулями (т=2), ва фиг. 2 дана при нципиальная электрическая схема, иллюстриру10 юлящая lrrlpHlHIIlHirr работы двутпозицио ниой диодно-трансфо рматор ной матрицы, на фиг. 3

IrpHraezelHa lIIlpHrHIIrrIIHazrbrraII схема а ктивиопо эле м е нта (ключа, усилителя мощ ности) матрицы — матричного .ключа.

15 Адресная система ЗУ cozelpжит многопоз ицион ную диодно-тра нсформатсрную матрицу с д вух поля р ным вых одным током АМ (адрес ная матрица) и некоторое число од нс«столбцо вых (и=1) разр я<д ных матриц РМ„РМ2,..., 20 РМа

С истема содержит N участков, Л =m (m — 1) =2, каждый из которых вы пол няст фун щии о п1рашивающего устрой|ства и ра3:р ядных усилителей записи для соответствую25 щего бло,ка.

Запоминающие блоки (фиг. 2) адресн ой cHcTelMbI представляют собой две ферритовые матрицы ФМ1 IH ФМ2.,Каждый блок содержит две ячейки (два адреса) / и 2 а-разряд30 l roBo числа.

Транзисторные ключи Кь Кг и Zb Z2 я вляются коммути рующ ими ключами соответствующих координат, В и сходном состоянии ключи закрыты.

Транзисторные ключи Z I, Z 1 и Z 2, Z 2 являются TQKolabIMIH ключа ми (в иоллектор ную цепь,каждопо из них включен токостабилизирующий резистор 8) и относятся также к ключам коордHiHGTbI Z. В некоторых случаях эти ключи могут отсутствовать, а коллекторные цепи ключей YIO YI2 и Y2I Угг, а та кже ключей У 11, У"12..., У"1а и Y 2„Y 22,..., Y 2.

Y„„Y„„... У1. г1 - гг Е, М гх еРляа

З нак я юзначает, что указа нные ключи с их взаимньими соединениями при надлежат iK соответствующему устройству, напри м1ер, |к АМ или к РМ1. При за писи ia виде (1) зле ментами IB пер вой строке всех устройств явля ются матричные ключи, которые выби раЬтся коммутирующими и токовыми ключами Z-коор60

65 соединены с эмиттерами транзисторов Ыоммутирующ их ключей Z< и Z2. В этом с1л!учае схема (фиг. 2) в статическам режиме не по- 15 т ребляет мощности от IHcòo÷íèIKG — Е.

Для уме ньше ния неста билыности токов в цепях управления aainoMHIHGIIoIIIIHIK блоков, зави сящей от сопроти|влен ия проводящих диодов и транзисторов, координат ны е коммути- 20 рую1цие ключи выполняют на многоэмиттерных мощных транзисторах р — и — р- и и— р — п-типов соответственно для координат Z и К. При такой конструкции коммутирующих клю чей из цепи нагрузки могут быть искуплю- 25 чены диоды Дз и Д,. B,IcoììóTHðóþitölHõ ключах могут быть TGKUKe использдваиы IMIHopoэлектродные тири сторьг.

Активный элемент матричной частоты схемы (фиг. 3) содержит мощный в ыходной 30 транзистор с набором stHopoia в амиттер ной цепи и piae выходные диодно-TpanidgiolpimgTOIpные схемы «И». Диод Д1 в этом элементе .я вляет ся дем пфирующи м, а диод Дг с резисторами Р1 и R2 образует цепь сметцения на 35 входе транзистора (в спомогателвные элеме нты IBxostIH(N, цепи IHe показаны), Работает адресная система (фиг. 1) следующим образом.

Пусть открыты ключи К, ключ ZI и запрет 40 ключ Z <. В этом случае к положителыному полюсу HicToчника,пи тания по дключе ны BIMHTтеры транзисторов ключей второй строки адресной,и разрядных:матриц записи, а к отрицательному полюсу — коллектор транзистора 45 ключа У11 адресной (через резистор 3, включенный в коллекторную цепь Z I) и коллекторы транзисторов ключей У"1ь У"I2,..., Y "1. разрядных матриц за пи|си. ,Для краткости выбранный участок схемы 50 (подразумева ется подключение IKoIIIJIeIKTOIpola и эмитте ров транзисторов электронных ключей двух строк IK соответствующим полю!сам и старинка питания) описывают следующи м образом; 55

УаУЭ11 . У 311

"хелм " м ерм, (2) Пусть некоторыми им пулысами отк рываются ключи YII u Y2I GStpeclHoH матрицы. Тогда чешир ез обмотку считы в а ния Inepiao H ячейки 1 блошка ФМ1 проходит ток считывания. Восстановление считанной (или запись HolaoH) информации lnIo тому же адресу про исходит запиранием ключа Z"2 (коллектор транзистора ключа Угг подключает ся к о прицателыному полюсу — Е источника питания) при проводя щем состоянии ключей Кг и Z2 и отпираНИЕ М МатРИЧН ЫХ КЛЮЧЕЙ У<1 И Угг аДРЕСНОй матрицы, lnoñûëàþùèõ IHQJIQTQIK воаста новле ния, а также открытием обоих ключей тек разрядных,матриц за писи, по которым необходи,м о п роиввести запис ь .

Таким образом, каждый из участкoIB схемы (фиг. 2) я вл яет ся эквивалентом опрашива ющето деши(фратора и разряд нь1х усилителей записи ферромагнитного за1поминающего ylcTройства типа 2Д, а электрические и временн ые nap alMeTpibI выходных цепей (обмоток

cHHTb1iBaIHH% и записи) отличаются от параметров известных устройств только добавочными,со|противления ми проводящих коорд|инапных,ключей, которые в случае применения

MlHо,o3IM3iTTep!HbIx при боров,можно lne учитывать. Кроме того, сопротивления этих прибоди наты, а элементами второй;строки — матрич ные ключи,;которые выбираются иоммутиру ющи м ключом К-координаты.

Пусть некоторьпми им пуль са ми упра вления отпира ются,клю чи Уп и Уг, адресной матрицы. В это м случае через обмотку считыва ния пер вой я чейни блока ФМ2 проходит танк считывания, который переб расьпвает в се сердеч ни ки этой ячейки:в,нулевое lnoJIQHIeIHHe.

По око нча нии процесса,считывания закрываются клю ги YII u Угь а ключ Z f открьпв ается.

При восстаíoBJIIeiHHH сч и1 а и ной и нфор мации lnо тому же адресу закрывается TQKoIBbIH ключ Z"< и IOTIKpIbIIBaiIOTicH маа рич ные ключи

Угь YI2, которые обеспечивают посылку полутока IBoiccTGIHoвJIeIHHя, а полутоки записи посылаются в те разряды, .по выходным обмоткам которых необходимо произвести запись

«единицы». При э том оба ключа одностолбцо|вой разрядной матрицы должны быть открыты.

Точно также выбирается вторая ячейка второт о бл ока ФМ2.

:Bo втором возм ож ном состоянии схемы (фиг. 2) ключи Г1, Е"1, Гг, К, 22, открыты, |ключ Z"2 закрыт.

,В этом случае выбравши участок схемы, который построен ICoeIIIHIHeIHHSMH IKOJIJIeIKIToplnbIX цепей матричных ключей первой строки ic

9MHTTepIHIbIiMIH цепями матричных ключей второй, т. е.

337818

25 (4) К =а,Ла*Л Ла

40 =bRbR" Л *=bRb*R" Л (3) Z=»Rb*R Rb (ЛЛК) =

ХАЛК, з ЛК1 эЛКз

Z ЛК, »> ЛКа

Zz ЛК

Z,ЛК

Рг = 00000 = Х, 65 ро>в частично .вы полня>ют,функцию токостаби. лиз>ирующых со>проти>вле>ний в цепи нагрузки.

В общей схеме адресной системы (фиг. 1) соединения IablxogJ!Hblx цепей с обмотка ми запоминаю>щих бл око в не показаны. О бмот>ки

N=m (m — 1) запоминающих блоко в, |независимо,от объема ячеек IHBHIqoIIO из этих блоков, соединяя>ются с выход ными IIIeIIHIMH участKoIB адресной oHlcTeIMbI аналовично схеме фиг. 2. Положение каждого участка (>каждой элементарной схемы управления) определяется де шифратора ми ДшК и Диск с выходными KQMIMóòèðóþùèlì>è и токовыми ключами, а положение каждой о бмoTIKH считывания — деш ифраторами ДУХ и ДшУ.

Положение каждой обмотки записи определяется трехжоорди>натным спас>обом. Третьей IKoloIpgfHIHBTQH служит выходная ши на соответствующего разряда регистра числа РгЧ, которая через логические схемы «И» соединена с входами .мат>ритиных ключей дан ной раз ряд ной |матрицы записи.

Процесс с последов ателыной дешифрации элементарных IcxeIM у|пра вле ния и обслуживаем ых HIMH за поMHHBIIOIIIHx блоков можно описать нулевой мат>рицей. При этом можно считать, что токов>ые ключи Z < и Z"; (i=

=1, 2, 3, ..., т) со входными схемами «И», а также схемы «НЕ» отсутствуют, а >функции этих устройств >выполняют коммутирующые ключи. Подоб ный вариант,рассмотрен, ниже. Если раббота,де шифрато>роев ДшК и ДшХ о>пи сывается собственными системами в виде

К, = а, / а, Л,... Л aI

Aà —— а Ла,Л."Ла

cooTBeTcTIaeIHIHo, то закон функцио нирова ния адре с>ной си стемы при последовательной деши фрац ии сх>ем упра|вле ний и об служиваемых ими за поминающих блоков имеет вид: где аа, б, — двоичные переменные (р=1, 2, 3, ..., i), i — разря>дикость регистр,ов PzZ u

РгК.

Предположим, что в статическом режйме отКрыты ключи Г; и Z";, регистры РгХ и

PzK — ч рыразрядные (i=3, т=2 =8),,ре6 ги стр РгХ вЂ” шестиразрядный ($=6, т=

= 26=64), а репистр PBY — пятираз ряд н>ый ($ — 1=5; п/2=32). Согласно формулам (1 — 3) система содержит N=m(m — 1) =

=8 (8 — 1) =56 блоков с объемом ячеек

Q=2 2 - =2 2 =2048 каждый. Накопитель

ЗУ имеет, таким образом, объем ячеек

V= N. Q = 56. 2048= 1 14688.

Пусть первы>м TBKTIQIBbIM импульсом 6JIQKB управления БУ в ретостры PzZ и РгК приняты следующие кодовые наборы:

1РгZ) = 000= Z, р>к1==ооо=к, ).

Де>шифратор ДшХ выбирает (отпирает) коммутирующий ключ Z«H epee exeM «HE» возбуждает входы схем «И» токовых ключей

Z < и Z"<, а дешифратор ДшК выбирает коммути рующий ключ К. Такое состояние схемы являет>ся запрещении>ным, поскольку оказываются дешифрированными матpHHIHbIe ключи одной и той же пер вой строки. Для .исключения такой веопределенности предусмотре>н сум матор Х .по моду>лю 2, с >помощью которого перед обращением к ад>ресной системе производится проверка выполнимости условия (PzZ) "1РгК) =000... 00, где f PzZ) и f PzK) — содержимое соот ветству ющих регистров. Если это условие выполняется, то выр абатывается импульс «+1» (формирующие цепочки не показаны),,который добавляется IH содержи мо>му регистра.

Та кой перехюд о беспечивает выборку участка адрес ной системы, построенного на ключах:

У1i Уаз Уз1 ° ° ° > Y2n I>,Уол) д,и

Этот уча>сток содержит диод>но-трансфорMBToplHbIH дешифратор,с дву>полярными IBbIходными тока ми IH с числом >выходоB

Q = 2 2 = n — = 64. 32 = 2048

2 (за>по>ми нающий блок, которому,сопоставлении этот участок для обслуживания, содержит

Q=2048 ячеек) и с однополярными выходными токами на а выходных ячеек, которые вы,пол няют:функции усилителей записи для данного блока. Адрес выбираемой ячейки записьввает>ся в регистры РгУ и РгХ через выход.ные дешифраторы в момент девствия третьего (считывавия) и четвертого (запись) тактовых имаульсов, которые обеспечивают ее выборщику.

П ри м>е р 1. Пусть la регистры РгУ и РгХ пp HIHRTlbI кодовые,н а бор ы: (адрес ячейки с первым номером), 337818

С воз буждением токо вой ши ны считьввания

Сч открыты ключи У» и У22, с коллектором транзисторов lIIpplBîlãî и с эмиттером второго которых сое ди нена пе р ва я;полуобмотка выбираемого трансформатора, нагрузочкой кото- 5 рого является обмотка считывания ячейки 1.

Де шиф рHpolBBнной оказывается первая ячей ка блошка ФМ . С воз бужде нием тактовой ш и ны Зап (заикнись,:вос ста новление) в новь,отпирается ключ YII,,Ho с ключом У22, с эмитте- 10 ром тра нзи стора кoTolpoI о соединен коленец второй полуобмотки того же трансформатора.

OQiHoIBpBме н но с посылкой полуто ка .восстановле ния той же шинной записи через логи- 15 ческие схемы «И», ко входам которых цод ведена соответствующая разрядная шина регистра числа, отпираются те пары матричных ключей раз рядных матр иц записи, по .выходным обмоткам которых необходимо посылать 20 разрядный ток записи. Если, например, необходимо записать «1» по всем разрядам деш ифриро|ван ной ячейки (все разрядные шины 1р, 2р, Зр, ..., сср регистра числа возбуждены), rro отпираются матричные ключи У"21 с 25

Y"», У"22 с У"12 У"22 с У"з» ", У"2, с Y,, разрядных матриц РМ>, PM2, ..., PM. соответственно, которые обеспечивают посылку токов записи по разрядным обмоткам данного блока. Точно так же выбирается любая другая 30 ячейка запоминающего блока.

iH р и м е р 2. В регистры РгУ и РгХ при няты кодо вые |наборы (Рг УI = 1111 = Y„I2 f (РгХ(= 1111 = Х„)

Тогда при неизменных кодовых наборах регистро в РгХ и РгК выбирается последняя ячейка (вторичная обмотка;последнего тра нсформатора рассматриваемого участка, средняя 40 точка вы вода,кото рого соединена с коллектором YI, а начало и конец — с эммитерами транзисторов ключей У2 i и У2 соответственно), с которой производится считывание или в которую записывается информация.

Дешифрация любых, других участников адре сной,си стемы и обслуживаемых ими запо,минающих блоков .прои сходит в полном lcooTlBpTlcTBHH с системой фиг. 2 а налогичным о б р азам.

Предмет изобретения

М ногопозиционная матрица упра вле ния, содержащая адрес ную многопозиционную матрицу, в ы пол нен ную на электронных iKJIIoчах с дио дио-трансформаторными схемами совпадения на входе, управляемую четы рехко о рди натиой системой дешифрации, и разряд ные устрой стра записи, отличающаяся тем, что, с целью .сокращения оборудоваиия и,повышения падеж ности, разрядные устрой,ства за писи состоят из п од ностолбцо вых матриц электронных ключей lc диодио-тран сформатор ными схемами совпадения,на IBxolIIе, причем -я выходная шина перьвого дешиф ратора через ключ соединена с общей IIIIHlHQH, объединяющей катоды одной группы диодов, а ноды iKioTopbIx соединены с коллекторами транзи сторо в L-й строки .и с первым входом первичных обмоток т ра нсформатора схем

COiBlII83Е НИЯ, I-Я ВЫХОД НаЯ ШИ|иа lBTOPOI ДЕшифратора через электронный, ключ подсоедине на IK общей ши не, объединяющей BHoigIbI другой,группы диодо в, катоды которых соеди нены,c эмитте рами транзисторо в эле ктронных ключей I-й строки и со входа,ми tBTopbIx первичных обмоток трансформаTopoiB cxBIM со в паде ния этой строки, а каждая разрядная щи на регистра числа соединена со входами двух согласующих схем «И», выходы которых соединены соответственно со вторыми входами IIIppBQH H IBTopoH ODMQTQK трансфо|рматоров схем со в падения электро нных ключей у-й одностолбцовой матрицы записи.

3:37818 моиг 3

Составитель E. Иванеева

Техред Л. Богданова

Корректор Е. Михеева

Редактор И. Орлова

Типография, пр. Сап упова, 2

Заказ 2013/9 Изд. ¹ 853 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий цри Совете Министров СССР

Москва, К 35, Раушская паб„д. 4(5