Умножитель частотно-импульсных сигналов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

355624

Союз Советских

Специ ттлистических

Ресттублик

Зависимое от авт. свидетельства №

Заявлено 26.XI.1970 (№ 1600062. 26-9) с присоединением заявки №

Приоритет

Опубликовано 16.Х.1972. Бюллетень № 31

Дата опубликования описания 5.IV.1973

М. Кл. С 06@ 7/16

Н 03k 13 20

Комитет оо делам изобретений и открытий ори Совете Миииотрое

СССР

УДК 681.325(088.8) Авторы изобретения

В. С. Новичков и И. И. Холкии

Заявитель

Рязанский радиотехнический институт

УМНОЖИТЕЛ Ь ЧАСТОТНО-ИМП УЛ ЬСН Ь1Х СИГНАЛОВ

Изобретение относится к вычислительной технике.

Устройство может быть использовано для предварительного умножения частотно-импульсных сигналов на коэффициент, больший единицы, с целью увеличения статической н динамической точности последующих частотомеров, а также в качестве масштабного блока в частотно-импульсных арифметических устройствах.

Известны умножители частотно-импульсных сигналов, содержащие делитель частоты и реверсивный счетчик, соединенный через преобразователь «код-напряжение» с управляемым генератором частоты.

Цель изобретения — повышение динамической точности. Достигается она тем, что предлагаемый умножитель частотно-импульсных сигналов содержит блок временной раздвижки импульсов, блок задержки входных импульсов, блок выделения разности периодов, коммутирующий триггер и схемы совпадения, причем выход делителя частоты соединен со входами блока задержки и одним входом коммутирующего триггера, второй вход которого подключен к выходу блока задержки.

Выход блока временной раздвижки импульсов соединен со входом блока задержки и одним входом блока выделения разности периодов, другой вход которого соединен с выходом делителя частоты. Выходы блока выделения разности периодов соединены с первыми входами двух схем совпадения, вторые входы которых подключены к выходу управляемого генератора частоты, а выходы схем совпадения подключены ко входам реверсивного счетчика. Выход управляемого генератора частоты соединен также с одним входом третьей схемы совпадения, другой вход которой подклюто чен к выходу коммутирующего триггера, а выход — ко входу делителя частоты.

На фиг. 1 изображена блок-схема умножителя частоты импульсных сигналов;,на фиг.

1S 2 — временные диаграммы.

Умножитель частотно-импульсных сигналов содержит делитель частоты 1, реверсивный счетчик 2, преобразователь «код †напряжение» 8, управляемый генератор 4, блок 5 за20 держки импульсов частоты f (t); блок 6 выделения разности периодов частоты /(/) и

F„(t)/f; устройство раздвижки 7 триггеры 8—

12, схемы совпадения 13 — 18.

На выходе умножителя стоит устройство

25 раздви>кки 7, которое исключает совпадение импульсов частот f.(t) и Р,®. Логические схемы, используемые в умножителе, имеют большее быстродействие по сравнению с триггерами, что обеспечивает задержку управля30 ющих потенциалов относительно .импульсов, F(t) =Ь(И

3

На фиг. 2 приняты следующие обозначения: а — входная частота f„(t); б — выходная частота FÄ(t); в — выходная частота управляемого генератора частоты F,(t); в — сигнал на выходе делителя частоты

Р„(t)/k; г — коэффициент пересчета делителя частоты, /г; д — положительная разность периодов сигналов (+AT(t), F„(t)k и f„(t), вырабатываемая на единичном выходе триггера 9; е — отрицательная разность периодов частот F„(t)/k и f„(t), вырабатываемая на единичном выходе триггера 8; ж — единичный выход триггера 10.

При рассмотрении работы умножителя частотно-импульсных сигналов характерны три случая: ,1. Устройство находится в установившемся режиме. Частота F,(t) на выходе управляемого генератора 4 в k раз больше входной частоты f (t);

2. Сигнал f. (t) получает положительное приращение;

3. Сигнал f.(t) получает отрицательное приращениее.

Первый случай (диаграммы фиг. 2, а).

Триггеры 9 12 находятся в нулевом состоянии, триггер 8 — в единичном, что обеспечивается импульсом сигнала F„(t)k от делителя частоты 1. Импульс частоты F..(t) после устройства раздвижки 7 поступает на блоки задержки импульсов 5 и выработки разности периодов б. Триггер 8 переходит в нулевое состояние, а триггеры 10 и 11 — в единичное, схема совпадения 15 открывается, и частота

F,(t) поступает на выход умножителя и вход делителя частоты. После подсчета делителем частоты k импульсов на его выходе появляется импульс F„(t)k, который переводит триггеры 10 и 11 в нулевое состояние, а триггер

8 — в единичное. Триггер 12 по-прежнему остается в нулевом положении. Таким образом, все элементы умножителя устанавливаются в исходное состояние, и с приходом следующего импульса f-(1) процесс повторяется. Значение кода в реверсивном счетчике 2 не,изменяется, так как схема совпадения 14 постоянно закрыта, а схема совпадения 18 открывается в моменты, когда отсутствуют импульсы F„(t). Частота F„(t) на выходе умножителя в этом случае совпадает с частотой F,(t), причем

Второй случай (диаграммы фиг. 2 б).

После поступления. импульса частоты f„(t) триггеры 10 и 11 находятся в единичном состоянии, а триггеры 8, 9 и 12 — в нулевом.

Частота f(t) получает положительное приращение, следующий ее импульс приходит раньше, чем импульс Fw(t)й. Этот импульс частоты f„(t) переводит триггер 12 в единичное со5 ю

15 гю г5

60 стояние, а триггер 11 — в нулевое. Запись единицы в триггер 12 обеспечивает запоминание повторного импульса f.(t), что позволяет устранить ошибку в сигнале F„(t), поскольку триггер 10 может быть переведен вновь в единичное состояние только после появления импульса F„(t)k с делителя 1. Одновременно повторный импульс f„(t) переводит триггер 9 в единичное состояние, схема совпадения 14 открывается, код в счетчике 2 увеличивается, частота F,(t) возрастает. После подсчета делителем 1 k импульсов частоты F,(t) на его выходе появляется импульс F„(t)k, который переводит триггеры 9, 10 и 12 в нулевое состояние. При переходе триггера 12 в нулевое состояние считывается запомненная ранее единица, вследствие чего триггеры 10 и 11 переходят в единичное положение.

С поступлением следующего импульса частоты f (t) процесс повторяется. Код в реверсивном счетчике 2 и частота F,(t) на выходе генератора 4,нарастают до тех пор, пока за один период частоты f (t):Hà выходе делителя частоты 1 не появятся два импульса ча"тоты F„(t)k. Так как на каждый импульс частоты f (t) на выходе умножителя вырабатывается Й импульсов сигнала Fp(t), то в случае положительного прир ащения частоты (l) среднее значение сигнала на выходе умножителя равно

Третий случай (диаграммы фиг. 2в).

После поступления импульса f.(t) триггеры

10 и 11 находятся в единичном состоянии, а триггеры 8,9 и 12 — в нулевом. Частотами„(1) получает отрицательное приращение, вследствие чего импульс F„(t) k поступает раньше следующего импульса f„(t), и триггеры 10, 11 переходят в нулевое состояние, а триггер 8 — в единичное, схема совпадения 18 открывается, код в реверсивном счетчике 2 и частота F,(t) уменьшаются. После прихода следующего импульса /,(t) триггеры 10 н 11 устанавливаются в единичное состояние, а триггер 8 в нуле,вое, триггеры 9 и 12 по-прежнему остаются в нулевом состоянии.

С поступлением следующего импульса

F„(t)/k, процесс повторяется. Код в реверсивном счетчике 2 и частота F,(t) уменьшаются до тех пор, пока за время между двумя импульсами F„(t)/Й не появятся два импульса частоты f ®. Поскольку на каждый импульс частоты f.(t) на выходе умножителя вырабатывается k импульсов сигнала F„®, в случае отрицательного приращения частоты /„(1) среднее значение сигнала на выходе умножителя равно

Таким образом, при поступлении на вход умножителя частоты f„(t) на каждый ее импульс на выход умножителя поступает k им355624 пульсов частоты F,(t), и выходная частота имеет значение

F „(t) = f„(t) k.

При отрицательном скачке выходного сигнала f„(t) (фиг. 2в) необходимое среднее значение частоты F„(t) на выходе может быть получено в первом же периоде частоты f„(t) за счет введения паузы и сигнал F„(t), хотя частота заполнения F,(t) еще не достигла гребу- 10 емой величины, Введение паузы обеспечивается триггером 10.

При положительном скачке входного сигнала f.(t) (фиг. 26) после окончания первого is периода частоты f.(t) определяется величина

+AT (1) и увеличивается частота F.(t).

Однако вследствие запаздывания па один период появляется;мгновенная динамическая ошибка, которая компенсирует- 20 ся перерегулированием в сигнале Р,(Ц.

Ускорение переходных процессов в умножителе обеспечивается тем, что строб, пропорциональный разности периодов +AT(t), заполняется импульсами высокой частоты F,(t), 25 в отличие от известного устройства, где код реверсивного счетчика изменяется за счет разностной частоты

Ьй — Fi(t) I

Таким образом, умножитель позволяет умножать частотно-импульсные сигналы на коэффициент, больший единицы, с нулевой динамической ошибкой при равномерной частоте на выходе в установившемся режиме.

Предмет изобретения

Умножитель частотно-импульсных сигналов, содержащий делитель частоты и рсверсивный счетчик, соединенный через преобразователь

«код — напряжение» с управляемым генератором частоты, отличающийся тем, что, с целью повышения динамической точности, он содержит блок временной раздвижки импульсов, блок задержки входных импульсов, блок выделения разности периодов, коммутирующий триггер и схемы совпадения, причем выход делителя частоты соединен со входами блока задержки и одним входом коммутирующего триггера, второй вход которого подключен к выходу блока задержки, выход блока временной раздвижки импульсов соединен со входом блока задержки и одним входом блока выделения разности периодов, другой вход которого соединен с выходом делителя частоты, выходы блока выделения разности периодов соединены с первыми входами двух схем совпадения, вторые входы которых подключены к выходу управляемого генератора частоты, а выходы схем .совпадения подключены ко входам реверсивного счетчика, выход управляемого генератора частоты соединен также с одним входом третьей схемы совпадения, другой вход которой подключен к выходу коммутирующего триггера, а выход — ко входу делителя частоты.

B д д д е

Фиг. 2

Составитель Ю. Еркин

Техред А. Камышникова

Редактор Б, Федотов

Корректоры: В. )Колудева и Н. Аук

Типография, пр Сапуносз, 2

Заказ 741 9 Изд. № 1863 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Л!JIHIIcTpoB СССР

Москва, )К-35, Раушская аб., д. 4/5