Пате^тй1м[ш';=^^гнд бсесонэзная

 

О П И С А Н И Е 377881

ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 12.Х.1971 (№ 1704715 18-24) с присоединением заявки №

Приоритет

Опубликовано 17.1Ч.1973. Бюллетень № 18

Дата опубликования описания 12Х11.1973

М. Кл. G 1lс 11/34

Комитет по делам изобретений и открытий

flpH Совете Министров

СССР

УДК 681.327(088.8) Авторы изобретения О. А. Раисов, В, И, Кимарский, Г. П, Шаламов и Н. А. Зинчен я " т "1. . З(-) Я Я

Заявитель

ЯЧЕЙКА ПАМЯТИ

Изобретение относится к вычислительной технике.

Известна ячейка памяти, состоящая нз двух тиристоров с двумя катодами, транзистора и резистора.

Для повышения быстродействия прои малой потребляемой мощности в режиме хранения, повышения похтехоустойчивостти и уменьшения размеров ячейки в предлагаемой ячейке аноды тиристоров объединены и через резистор нагрузки подключены к .источнику питан ия, п-база каждого тиристора соединена с р-базой другого тиристора перекрестно, коллектор транзистора соединен с источником питания, и цепь коллектор-эмиттер транзистора включена параллельно части резистора нагрузками, база транзистора и катоды тиристоров соединены с адресным входом ячейки, а другие катоды тиристоров — с соответствующими информационными входами ячейки.

На чертеже приведена схема предлагаемой ячейки.

Ячейквт состоят из коммутирующего транзистора 1, резистора 2, двух тиристоров 8 и 4 со структурой р-и-р-п.

На чертеже тиристоры представлены в виде схемы, состоящей из n-p-п и р-п-р транзисторов. В интегральном исполнении р-n-p транзистор изготавливается в одном технологическом цикле с п.-р-п транзистором в виде так называемого «поперечного» транз истора; п-р-п .и р-и-р транзисторы составляют единую р-п-р-п структуру, расположенную в одной изолированной области. Коммутирующий

5 транзистор 1 также выполняется в одной изолированной области с резистором 2. Каждый тпристор имеет по два катода. Один из катодов обоих тир исторов соединяется с адресной (словарной) шиной 5. К адресной шине 5 под)p соединена также база транзистора 1, коммутирующего нагрузочное сопротивление. Другие катоды тиристоров 8 и 4 подсоединяются к разрядным ш инам б и 7 соответственно.

Аноды обоих тиристоров соединены вместе и

15 подключены к резистору 2 нагрузки, п-база каждого тиристора соединяется с р-базой другого тиристора, образуя перекрестную обра гную связь.

Ячейка работает следующим образом.

20 В режиме хранения информации адресная шина 5 имеет низкий потенциал (подключена к «земле»), Коммутирующий транзистор 1 заперт, и ток через ячейку определяется величиной сопротивления резистора 2. Один из ти25 ристоров включен, другой — выключен, причем и-р-и и р-и-р транзисторы, входящие в состав включенного тир истора, шунтируют оба базовых перехода другого тпрпстора. Это придает схеме более высокую помехоустой30 чивость по сравнению с транзисторным спм

377881

Ссотавитель P. Яворовская

Техред Г. Дворина

Редактор В. Костылев

Корректор Е. Михеева

Заказ 1889/6 Изд. М 1464 Тираж 576, Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 метричным триггером. При считывании информации на адресную шину 5 подается положительный импульс. Потенциал адресной шины становится выше потенциала разрядных шин и, ток включенного тиристора переключается в соответствующую разрядную шину.

Импульс на адресной шине выбирается такой амплитуды, что при его поступлении открывается транзистор 1.

Транзистор 1 шунтирует значительную часть резистора 2 нагрузки и выходной ток ячейки, текущ ий прои считывании через открытый тиристор в разрядную шину, значительно превосходит ток, протекающий через ячейку в статическом режиме. Благодаря этому обеспечивается малая задержка выходного сигнала и высокая помехоустойчивость.

При записи информации одновременно с подачей адресного оигнала одна сиз разрядных шин соединяется с «землей», Потенциал второй разрядной шины остается положительным. При этом включается тиристор, катод которого через разрядную шину соединен с

«землей».

Предлагаемая ячейка памяти в статическом режиме потребляет малую мощность, обладает высоким быстродействием и хорошей помехоустойивостью, имеет простую схему и ма5 лые размеры.

Предмет изобретения

Ячейка памяти, состоящая из двух тирпсторов с двумя катодами, транзистора и резисто10 ра, отличающаяся тем, что, с целью повышения быстродействия при малой потребляемой мощности в режиме хранения, повышения помехоустойчивости и уменьшения размеров ячейками, аноды тиристоров объединены iH через

15 резистор нагрузки подключены к источнику питания, и-база каждого тиристора соединена с р-базой другого тиристора перекрестно, коллектор транзистора соединен с источником питан ия, 61 цепь коллектор-эмиттер транзистора

20 исключена параллельно части резистора нагрузки, база транзистора и катоды тиристоров соединены с адресным входом ячейки, а другие катоды тиристоров — с соответствуюи;ими информационными входами ячейки.