Патент ссср 343299
ОПИСАНИЕ
ИЗОЬРЕтЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 07.Х.1970 (X 1490079/18-24) с присоединением заявки №
Приоритет
Опубликовано 22.VI.1972. Бюллетень № 20
М. Кл. G llс 11/00
Комитет по делам изоаретений и открытий при Совете Министров
СССР
УДК 681.327.66 (088.8) Дата опубликования описания 12.VII 1972
Авторы изобретения
А. С. Березин, В. И. Ваганов, В. А. Кузьмин, О. Р. Мочалкина, Е. М. Онищенко, А. А. Орликовский и В. С. Першенк
Заявитель
Московский ордена Трудового Красного Знамени инженерно-физический институт
ИНТЕГРАЛЬНЫЙ ТИРИСТОРНЫЙ ЭЛЕМЕНТ ПАМЯТИ
Предлагаемое изобретение относится к области запоминающих устройств интегрального типа, Тиристорные элементы памяти, изготовленные в интегральном виде, известны. Однако такие элементы имеют малую степень интеграции: во-первых, подключение транзистора считывания может привести к ложному переключению тиристора (разрушению информации), если опрашивающий сигнал превысит некоторое пороговое значение; во-вторых, подключение эмиттера тиристора к земляной шине при управления по р-базе приводит к низкой помехоустойчивости при записи и не обеспечивает достаточно высокого быстродействия из-за использования в элементе двухтактного цикла записи; в-третьих, компонентов в элементе велико.
Цель предлагаемого изобретения заключается в увеличении степени интеграции, достижения высокого быстродействия и помехоустойчивости элемента при записи информации и неразрушающем считывании. В предлагаемом устройстве это достигается путем подключения эмиттера транзистора считывания к эмиттеру тиристора и через резистор — к словарному входу считывания, а базой к шине потенциала «О».
Принципиальная электрическая схема интегрального тири стори ого элемента памяти представлена на чертеже.
Интегральный тиристорно-резисторный элемент памяти состоит из тиристоров, двух транзисторов и двух резисторов.
Тиристор 1 подключен коллектором к источнику питания 2, эмиттером через резистор 8— к словарному входу считывания 4. Транзи1р стор записи 5 подключен коллектором к р-базе тиристора, элтиттером — к разрядному входу б, базой через резистор 7 — к словарному входу записи 8, Транзистор считывания 9 подключен коллектором к разрядному выходу 10, 15 эмиттером — к эмиттеру тиристора, базой — к шине 11 нулевого потенциала.
В режиме хранения информации на словарном входе записи, на разрядном входе и на словарном входе считывания поддерживаются
2р нулевые потенциалы.
Запись «О», т. е. выключение тиристора, происходит при подаче положительного импуль,са на словарный вход записи при сохранении нулевого потенциала на разрядном выходе.
25 Запись «1», т. е. включение тиристора, происходит при одновременной подаче положительных импульсов на словарный вход записи и разрядный вход.
Считывание «О» производится при подаче
Зр отрицательного опрашивающего импульса на
343299
Предмет изобретения
Составитель В. Михеев
Техред А. Камышникова
Корректор E. Миронова
Редактор Б. Нанкина
Заказ 2158/11 Изд. № 887 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушокая наб., д. 4/5
Типография, пр. Сапунова, 2 словарный вход считывания. Транзистор считывания переходит из области отсечки в активную область, и его коллекторный ток течет через разрядный выход.
Считывание «1» производится при подаче опрашивающего импульса на словарный вход считывания, Потенциал на эмиттере транзистора считывания практически не изменяется (т. к. тиристор включен), и транзистор остается в режиме отсечки.
Интегральный тиристорный элемент памяти, содержащий тиристор с продольной структурой, транзистор считывания записи, подключенный коллектором к р-базе тиристора, а базой через резистор к словарному входу записи, отличающийся тем, что, с целью увеличения степени интеграции, повышения помехоТо устойчивости и быстродействия при записи и считывании, транзистор считывания подключен эмиттером к эмиттеру тиристора и через резистор к словарному входу считывания, а базой †шине нулевого потенциала.
