Аналого-цифровой преобразователь

 

Воеооюепеу

Ййтеи r o--,c> ., «е библиотека МБА

85394

ОПИ ИЗОБ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 22.Х1.1971 (№ 1715912/26-9) с присоединением заявки №

Приоритет

Опубликовано 29.Ч.1973. Бюллетень ¹ 25

Дата опубликования описания 22Л"111.1973

М. Кл. Н 03k 13/18

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325(088.8) Автор изобретения

В. Н. Поспелов

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ

Изобретение относится к аналого-цифровой преобразовательной технике, а именно — к преобразователям электрического сигнала в двоичный код. Подобные устройства применяются в различных измерительных каналах автоматики, устройствах ввода специализированных ЭЦВМ, анализаторах и т. д.

Известен аналого-цифровой преобразователь, содержащий расширитель входного сигнала и смехы сравнения, выходы которых подключены к одним входам соответствующих схем антисовпадений и через элементы временной задержки — ко вторым входам соответствующих схем антисовпадений более младших разрядов, вентили съема информации, формирователь, сумматор, схемы запуска и сброса, эталонные ключи с запоминанием.

В каждом канале таких преобразователей содержится, наряду со старшим, аналоговый сумматор весовых сигналов (преобразователь код — аналог), число входов которого растет по мере приближения к младшему каналу.

Это приводит к снижению точности преобразования, так как нестабильности цепей весового сигнала каждого канала, особенно старших, проявляются во всех каналах. Отсутствие унификации источников весовых сигналов по нагрузочной способности также ограничивает разрядность выходного кода.

Предлагаемое устройство отличается от известных тем, что, с целью повышения точности преобразования, в нем выходы схем антисовпадения через соответствующие эталонные ключи с запоминанием подсоединены ко входам сумматора, включенного между выходом расширителя входного сигнала и входамп схем сравнения, и входам соответствующих вентилей съема информации, управляющие входы которых соединены с выходом форми10 рователя; вход последнего через элементы временной задержки подключен к выходу предпоследней, начиная со старшей, схемы сравнения и ко входу схемы сброса, один выход которой соединен с управляющими входа15 ми эталонных ключей с запоминанием, другой — со схемами сравнения и третий — с расширителем входного сигнала; второй вход старшей схемы антисовпадения через схему запуска подключен к выходу расширителя

20 входного сигнала.

На фпг. 1 приведена функциональная схема преобразователя на четыре разряда; на фиг. 2 показана расстановка эталонных уровней напряжения схем сравнения, где, согласно изоб25 ретению, уровень /в соответствует старшему каналу, /4 — более младшему и т. д., а также проиллюстированы два описываемых ниже примера процессов преобразования (кривь|е а и б).

30 На входе преобразователя (фиг. 1) стоит

385394 расширитель входных импульсов 1, запоминающий амплитуду импульса или мгновенного значения напряжения на время преобразований. Отсюда сигнал поступает через аналоговый сумматор 2 одновременно на входы всех схем сравнения 8 — б, настроенных на уровни срабатывания, распределяющиеся как /, /4, /ц и»/» от максимума входного сигнала по мере приближения к младшему каналу (фиг. 2). Выходы смежных схем сравнения закоммутированы на схемы аптисовпадения

7 — 10, которые срабатывают лишь в том случае, если переключилась только схема сравнения предыдущего канала. К выходам схем антисовпадения подсоединены эталонные ключи

11 — 14 с запоминанием своего состояния при переключении. Если срабатывает соответствующая схема антисовпадения, ключи выдают весовой сигнал обратной связи на общий сумматор 2; веса каналов распределяются аналогично методу сравнения и вычитания, т. е. как /, /4, / от максимума входного сигнала по мере приближения к младшему каналу. Схемы антисовпадения 8 — 10 связаны со схемами сравнения предыдущего канала

8 — 5 через элементы временной задержки

15 — 17, что предотвращает ложное срабатывание одной из схем антисовпадения в случае .переключения на каком-либо шаге преобразо вания обеих закоммутированных на нее схем сравнения.

Если входной сигнал не превышает эталонного уровня старшего канала, преобразо атель запускается схемой запуска 18. Информация снимается с информационных выход эталонных ключей через вентили съем а

19 — 22 по сигналу с предпоследней схемы сравнения 5, задержанному на элементах задержки 17:и 28 и сформированному на формирователе 24. В исходное состояние схема*возвращается схемой сброса 25 по тому же сигналу, задержанному дополнительно на элементе задержки 2б.

В зависимости от амплитуды входного импульса, поступившего на входы всех схем сравнения 8 — б, на первом шаге преобразования может переключиться любое их число от

О до 4. Допустим, U -(/ U „,. и ни одна схема сравнения не срабатывает (фиг. 2, кривая а). Спустя время, определясмое длительностью фронта входного сигнала и задержкой на схеме сравнения 8, со схемы запуска 18 подается запускающий импульс, от которого срабатывает схема антисовпадения 7. Эталонный ключ 11, переключившись, фиксирует свое новое состояние и дает приращение на выходе сумматора 2, равное весу старшего канала, т. е. / U,„,,„, . На информационном выходе ключа устанавливается код «О».

В зависимости от амплитуды входного сигнала от полученной на выходе сумматора 2 суммы U,,+ / U„- „на втором шаге преобразования может сработать любое число схем сравнения, в том числе схема сравнения

55 бО б5

8 (при подаче приращения на вход сумматора срабатывает по крайней мере схема сравнения канала, давшего это приращение). При переключении старших схем сравнения 8 и 4 схема антисовпадения 8 сработать не может, так как запрещающий сигнал со схемы сравнения 4 поступает.на нее раньше, чем задержанный на элементе задержки 15 разрешающий сигнал со схемы сравнения 8.

На схеме антисовпадения 10 изменений не происходит, так как согласно допущению схемы сравнения 5 и б на данном шаге преобразования не переключаются. На схеме же антисовпадения 9 появляется задержанный на элементе задержки 1б разрешающий сигнал со схемы сравнения 4, и она срабатывает, включая эталонный ключ 18. Таким образом выбирается старшая из несработавших схем сравнения 5. На информационном выходе ключа 18 устанавливается код «О», а на выходе сумматора 2 появляется новое приращение, равное весу третьего канала, т. е. / U»

От полученной суммы U »+ / U,-,„„.+

1/ Ц

+ /з ...„„,. схема сравнения 5 срабатывает непременно, состояние же схемы сравнения б определяется величиной U,,- (фиг. 2, сплошная или штриховая кривая а). Если она переключается, схема антисовпадения 10 запирается, в противном случае — отпирается разрешающим сигналом со схемы сравнения 5, устанавливая на выходе ключа 14 код «О».

Если уровень входного сигнала U„,. превышает / U„,. „(фиг. 2, кривая б), схема антисовпадения 7 запирается до прихода импульса запуска со схемы запуска 18, а выборка старшей из несработавших схем сравнения происходит автоматически сразу же после окончания переднего фронта входного сигнала и срабатывания всех предыдущих схем сравнения. Далее процессы идут в том же порядке.

Таким образом, если какой-нибудь эталонный ключ 11 — 14 срабатывает, ьа его информационном выходе устанавливается код «О»: схема антисовпадения так и не смогла его запустить (как, например, .схема антисовпадения 8 в первом примере), на выходе ключа остается код «1». Выходной код на информационных выходах ключей устанавливается тем быстрее, чем реже приходится подавать приращения на входы сумматора 2, т. е. чем меньше символов «О» в коде преобразуемого сигнала. Кроме того, по окончании преобразования все и — 1 старших схем сравнения (т. е. 8 — 5) оказываются переключенными (фиг. 2, кривые а и б). Это дает возможность зафиксировать момент окончания преобразования и осуществить асинхронный режим работы преобразователя со съемом информации сигналом с предпоследней схемы сравнения 5, задержанным на элементах задержки 17. и 28 для выявления окончательного состояния схемы сравнения б и ключа 14. Этот сигнал формируется на формирователе 24 и открывает

385394 бра вентили съема 19 — 22. Спустя время задержки элемента задержки 2б запускается схема сброса 25, которая быстро разряжает расширитель входных импульсов 1 и возвращает в исходное состояние эталонные ключи 11 — 14 и схемы сравнения 8 — б (если последние могут запоминать свое состояние при переключении).

Предмет изобретения

Аналого-цифровой преобразователь, содержащий расширитель входного сигнала и схемы сравнения, пороговые уровни которых составляют /g, /4, !8, %c от максимума входного сигнала и выходы которых подключены и одним входам соответствующих схем антисовпадений и через элементы временной задержки — к другим входам соответствующих схем антисовпадений более младших разрядов, вентили съема информации, формирователь, сумматор, схе..ы запуска и сброса, эталонные ключи с запоминанием, отличающийся тем, что, с целью повышения точности преобразования, в нем выходы схем антисовпадений через соответствующие эталонные ключи с запоминанием подсоединены ко входам сумматора, включенного между выходом расширителя входного сигнала и входами схем сравнения, и ко входам соответствующих вентилей

10 съема информации, управляющие входы которых соединены с выходом формирователя; вход последнего через элементы временной задержки подключен к выходу предпоследней, начиная со старшей, схемы сравнения и

IS ко входу схемы сброса, один выход которой соединен с управляющими входамп эталонных ключей с запоминанием, другой — со схемами сравнения и третий с расширителем входного сигнала; второй вход старшей

20 схемы антисовпадения через схему запуска подключен к выходу расширителя входного сигнала.