Устройство для обнаружения и исправления ошибок в системе остаточных классов

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

398950

Союз Советских

Социалистиыеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 10.11.1971 (K 1626269/18-24) с присоединением заявки №вЂ”

Hpfиоритет—

Опубликовано 27.!Х.1973. Бюллетень ¹ 38

Дата опубликозан!!я описания 27.111.19 4

М. Кл. G OGf 11/00

Госудврственный комитет

Совета Министров СССР по делам изобретений и открытин

УДК 681 327.66 (088.8) Авторы изобретения И. Я. Акушский, В. М. Амербаев, Ю. Л. Захаров и В. С. Кокорин

Заявитель

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ

ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

Изобретение овноситс>! к вычн "л:!тельной техни!ке, ч частности,,к устройствам для обнаружения и исправления ошибок в системе остаточных классов,,и может быть использовано при построении надежных цифровых устройств.

Известно устройство обнаружения и исправления ио!фора!ации, представленной в системе остаточных классов. Устройство содержит входной регистр, сумматоры по контрольным основаниям, выходы которых подключены ко входам блока анализа на нуль остатка по коитрольным основаниям и блока констант исправлен ия ошибки, подключенного к выходу блока определения места ошибки. Оно хара ктеризуется последовательным выполнением операции нулевизации для выявления ошибочной цифры в исходном числе и недостагочным быстродейст!вием.

Описываемое устройство отличается тем, чтэ в него введены два блока .вычисления неточного ранга числа, выходами подсоеди ненные K суммато!рам по контрольным основаниям, блок

xðà!íåHèÿ констант исправлением, входами подключенный к входному регистру, а выходами подключенный ко входам сумматоров по контрольным ос!!ованиям и входам блоков вычисления неточного ранга. Это увели !ивает быстродействие устройства.

На чертеже показа!на блок-схема устройств» контроля и исправления одиночных модульных ошибок с ifc очны. 1! Вы !ислением p»i!I » в одном из вариантов выполнения.

Для более полного поя" íåíèÿ ра,боты устройства приводится описание алгорт!тма обнаружения и исправ..ения ошибки с использованием неточных значений ранга.

Описание алгоритма. Устройство формирования ранга существенно сокращается в оборудова!!ии. если вместо точного ранга > непозиционного кода с и символами формировать его приближенную величину Хп, причем о= 1п+-., где — неопределенная величина, которая может приннх(ать значения «О» ил

C! >>

Пусть задан нспозиционный код (af, а, u»!). Под одиночной ошибкой модульного типа или просто модульной ошибкой понимается произвольное искажение одного из символов

2о непозиционного кода. При этом предполагается, что искаженный символ принадлежит к клаосу символов по рассматриваемому модулю. Под операцией расширения .понимается формирование вычета по mode числа х, пред25 ставленного чепозиционным кодо в! (af. ае, ..., а>) по основаниям Р„Р>, ..., P . Операция расширения гребует точного восстановления величины ранга непозиционного кода (а!, ае, ...., а ) .

Аппаратура ф ор м и р ов а н и я точного ранга с <

398950 измерима с аппаратурой перевода числа, представленного непозиционным кодом, в иепознционный.

Устройство основано на использовании в процессе декодирования операции расширения с неточным формированием величины ранга, благодаря чему достигается существенное сокращение оборудова ния устройства декодирова.ния.

Возможность построения такого устро11ствз обосновывается следующим предложением.

Условные обозначения:

) х) v — наименьший,нео прицательный вычет целого числа х по modp;

t х1 — — целая часть от деления целого чис1 ла х на число р, в результате которого получается остаток )х)р, ((PnQKIKq) — кодовый диапазон АУ UBN, где К1, K2 — контрольные основания, Q=P +1; — ЗР 2(х(ЗРР— диапазон допустимых значений числа х. Пусть — синдром,модульной ошибочки, формируемый иа основе опера цип расширения с оснований (pP ) ва (К1К ) и с оснований

Я) на (К1К ) с нето чным определением рангов. Тогда, синдром g модульной ошибки имеет структуру (i), если ошибка 71 имела место по одному из ооиова ний 1диапазона (P Q), -=- И"!,")+ 1 « (ii), если ошибка VK1 имела место по конт рольному основанию К1, 6 — )1М1 К2) К1К2 (аналогично, если ошибка VKv имела место по основанию К2), ь = ) ь К2 К1 ) Л1К2 ) где лК1 — — (K, — ) лК1 (ЦР.ЯК,) - ) К1.)

Как следует из указанного предложения, разброс синдромов, связанный .с фо1рмированием неточ11ого ранга, невелик (определяется параметром р). Аналитическая .форма синдромов указывает алгоритми ческий1 прием подбора .контрольных оснований К1, К2, удовлетворяющих требованию разделимости ошибок.

Устройство контроля и иеправления инфорM1IIIiHH со держит (см. чертеж) входной регистр 1, пред назначенный для временного запоминания остатков числа х по соответствующим модулям отдельно; устройство 2 для хранения констант исправления, представляющее собой односторонние долговременные запоминающие устройства для кахкдого модуля; блок

8, предназначенный для хранения констант; блок 4 вычисления неточното ipBнга числа при расширении с основа ний (KPn) иа (QK1K ), состоящий из сумматоров 5, 6 и схемы 7 анализа переноса из старшего разряда, соединенные ггараллельпо-последовательно между собой; блок 8 вычисления неточного ранга числа при расширении с оснований (Q) на ДР К,К2), состоящий из сумматоров 9, 10 и схемы 11 анализа переноса из старшего разряда, соединен10

2,5

30 г5

05 ные последовательно-,параллельно, между собой; сумматоры 12, И по контрольным основаниям, предназначенные для суммирования кон- стант при расширении с (gP.) íà (QKIKz), поступающих из .устройства 2 и блока 4; сумматоры 14, 15 по контрольным основаниям, предназначенные для суммирования IKонстант при расширении с (Я) на (Р.К1Кг), поступающих из устройства 2 и блока 8; блок 16 констант исправления, пред"тавляющий собой долговременное запоминающее устройство констант исправления, проверяемого числа х; блок анализа 17 на нуль разности цифр по контроль|ным основаниям п ри расширении с ((P ) на (QK1Kq) и цифр по,контрольным основаниям при,расширвнии с (Q) на (P К1К ), предназначенный для выработки сигнала наличия или отсутствия ошибки в проверяемом числе. 1(од проверяемого числа х по шинам принимается на входной регистр 1. Выходные си гналы,регистра подаются на входы блока 8 xipaпения констант. Адресом для обращения в блок констант служит код вычета,,записанный на входной регистр по соответствующему основанию. С выходов блока Л хранения констант коды .вычетов по контрольным основаниям поступают на входы сумматоров,12, 13, 14, 15, а коды констант, предназначенные для вычисления неточных рангов числа,,поступают на входы,сумматоров 5, б и 9, 10 бло ко в 4 и 8.

Сумматоры 5, б и 9, 10 представляют собой и одноразрядных сумматоров.

Вырабатываемые в каждом, разряде сумматора сумма и перенос поступают в качестве одного из слагаемых одноименного и следующего соответственно, разряда Ilîàëåäóþùèõ:ñóì Maòîров. Сигналы переноса, выра(батываемые в старших раз!рядах сумматоров 5, б и 9, 10, а также сигнал с выхода схем 7, 11 анализа переноса, подаютоя,на входы сумматоров по контрольным основаниям,12, И и 14, 15, так как эти сигналы являются составляющими неточного ранга числа х. Сумматоры 12, И и 14, 15 суммируют поступающие на и|х входы коды по соответствующи м контрольным основаниям при расширении числа в ту и другую сторону.

С .выходов сумматоров по контрольным ос1юваниям сигналы подаются на входы, блока 16 конста11т нспра|вления и блока 17 анализа iHB нуль.

Блох 17 анализа на,нуль представляет собой логическую схему cipавнения кодов контрольных логических оснований, поступающих с выходов сумматоров 12 и 14, И и 15.

При равенстве попарно этих кодов на выходе блока 17 выраоатываегся сигнал правильности проверяемого числа. В противном случае вырабатывается сигнал наличия ошибки. Оба эти сигнала выдают=я В схем i л!рявления l 0Tройством контроля и исправления. На выходах блока 16 констант исправления вырабатывается код коррекции проверяемого числа х при нал11чи11 в нем ошибки. Адресом для обращения в блок 16 констант исправления служит раз1гос10 вы тстав 00 контрольным основаниям, 398950! !

Иод ночргкц:u

Гг знал си ьс5ьи

Составитель В. Иванеев

Техред 3. Тараненно

1!ор»енто!з A. Степанова

Редактор Л. Струве

Заказ 7072 !зд.. 4 !949 Тира;к 6!7 Подписное

11НИИПИ Государственного компгети Совета Министров СССР по дслагя изобретении il огкрытий

Москва, Ж-35, Раушская наб.. д. -1, 5

Обл. тип, !(острочского управления издательств, полигргл!ип1 и книжной торговли вырабатываемая на выходах сумматоров 12, I3 и 14, 15.

Предмет изобретения

Устройство для обнаружения и исправления ошибок в системе остаточных классов, содержащее входной регистр, сумматоры по контрольным основаниям, выходы которых подкл!очены ко входам блока анализа .на нуль остатка по контрольным основаниям и блока констант исправления, отлачаюцееся тем, что, с целью увеличения быстродействия, в него введены два блока вычисления неточного ранга к!сла, выходами подсоединенные к сумматорам

5 по контрольным основаниям, блок хранения констант исправлением, входах!!1,подключенный к входному регистру, а выходами подключенный ко входам сумматоров по контрольным основаниям и входам блоков вычисления неточного

10 ранга.

Устройство для обнаружения и исправления ошибок в системе остаточных классов Устройство для обнаружения и исправления ошибок в системе остаточных классов Устройство для обнаружения и исправления ошибок в системе остаточных классов 

 

Похожие патенты:

В пт6 // 391561

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

 // 408311

 // 411454
Наверх