Патент ссср 408311

 

V, 1 ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

408311

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 18Л.1972 (М 1738878 18-24) М, Кл. G 061 11/10 с присоединением заявки №

Приоритет

Опубликовано 10.XII.1973. Бюллетень № 47 УДК 681.326.75(088.8)

Дата опубликования описания 23.IV.1974

Государственный комитет

Совета Министров СССР

tlo долам изооретоний и открытий

Автор изобретения

А. С. Смирнов

3 аявитель

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ (и, k)-КОДОВ

Изобретение может быть использовано в телемеханических системах управления и контроля и других системах передачи и приема цифровой информации. Это устройство предназначено для декодирования (n, k) -кодов, корректирующих одиночные и обнаруживающих многократные ошибки, Известно устройство для декодирования, содержащее элементы «И», схему декодирования маркера, соединенную с распределителем, выходы которого через группы элементов «И» и группу элементов «ИЛИ» соединены с входами информационного и проверочного регистров.

Это устройство предназначено для декодирования кодов, имеющих специфическую проверочную матрицу, у которой в первых Й столбцах записаны числа с весом W=1, а в следующих Л столбцах — числа с весом

W=k — 1. Устройство исправляет все одиночные, обнаруживает все двойные ошибки и часть ошибок более высокой кратности, Цель изобретения — разработка декодирующего устройства (n, k) -кода, исправляющего все одиночные и обнаруживающего многократные ошибки от двойных и до

t-кратных включительно с одновременным упрощением схемы и уменьшением количества тактов его работы.

Для этого предлагаемое устройство дополнительно содержит элемент «ИЛИ», триггер, группу элементов «И» и группу элементов

«ИЛИ», причем выходы проверочного регистра через элемент «ИЛИ» соединены с

5 первыми входами первого и второго элементов «И», второй вход первого элемента «И» соединен с последним выходом распределителя и с первым входом третьего элемента

«И», а выход — с первым входом триггера, 1о второй вход триггера соединен с выходом схемы декодирования маркера, а выход — co входом распределителя и со вторыми входами второго и третьего элементов «И», выход второго элемента «И» соединен с первыми

15 входами дополнительной группы элементов

«И», выход третьего элемента «И» соединен с выходом устройства и со входами информационного и проверочного регистров, выходы распределителя соединены со входами допол20 нительной группы элементов «ИЛИ», выходы которых соединены со вторыми входами дополнительной группы элементов «И», выходы элементов «И» дополнительной группы соединены со входами элементов «ИЛИ» первой

25 группы.

На чертеже приведена функциональная схема предлагаемого устройства для декодирования (11,4) -кода.

Устройство состоит из схемы 1 декодиро30 вания маркера, распределителя 2, информа408311 ционного регистра 3, содержащего триггеры

Т,— Т4, проверочного регистра 4, содержащего триггеры T> — Т», триггера 5, двух групп элементов «ИЛИ» 6, 7, двух групп элементов

«И» 8, 9, элемента «ИЛИ» и элементов «И»

11, 12 и 13.

Работа схемы разбивается на два цикла.

Первый цикл — запись принятой и-разрядной двоичной последовательности.

Входная последовательность, состоящая из маркера и цифр a> — а», поступает на вход устройства. Импульс, получающийся на выходе схемы 1, запускает распределитель 2 и устанавливает оба регистра 3 и 4 и триггер 5 в «О». В течение первого цикла за (11 тактов) цифры a — a» записываются в регистры, причем в информационный регистр записываются цифры ai — а.„а в проверочный регистр записываются в соответствии с уравнениями проверки. В проверочном регистре в конце первого цикла окажется записанным проверочное число Х. Если Х=О, то двоичная последовательность принимается за кодовый вектор и переключения схемы на второй цикл работы не происходит. Пусть в проверочном регистре образуется число X=0110011 (искажена цифра ад). Так как проверочное число Х отличается от нуля, то на выходе схемы

«ИЛИ» 10 появляется сигнал, открывающий элемент «И» 11. Поэтому импульс с последнего каскада распределителя проходит через элемент «И» 11 и устанавливает триггер 5 в состояние «1». Сигналом с триггера 5 распределитель 2 запускается вторично, а схема

«И» 12 отпирается, и начинается второй цикл.

Второй цикл — исправление одиночных ошибок или обнаружение многократных ошибок.

С первых двух отводов распределителя снимаются последовательно во времени два импульса, которые через элемент «ИЛИ» 7 поступают на вход элемента «И» 9. Так как проверочное число Х О, то первый из этих импульсов через элемент «ИЛИ» 6 запишется в первый триггер Т, информационного регистра 3 и изменит цифру а> на противоположную. Одновременно этот импульс будет записан в триггеры Tg, Tg, Тц) и Т» и проверочное число Х изменится и будет соответствовать двухкратной ошибке (Х=0111100).

Поэтому второй импульс распределителя 2 снова изменит цифру а, на противоположную и восстановит первоначальное значение проверочного числа Х (7=0110011).

Далее со следующей пары отводов распределителя также выдаются два импульса. Первый из них изменяет цифру а> в триггере Т,, и после записи в триггеры Т6, Т7, Т о и Т» переводит проверочное число Х в нуль (Х=О). Сигнал на выходе схемы «ИЛИ» 10 исчезает, элементы «И» 12 и 9 запираются, и одиночная ошибка во втором разряде оказывается исправленной. При дальнейшем переключении распределителя числа, записанные в обоих регистрах, не изменяются.

Если в принятой двоичной последовательности произошла двухкратная или трехкратная ошибка, то после испытаний на наличие одиночной ошибки проверочное число окажется не равным нулю (Х= О) и в конце второго цикла через элемент «И» 12 выдается сигнал запроса о повторении и установке регистров в «О».

Предмет изобретения

Устройство для декодирования (и, k) -кодов, содержащее элементы «И», схему декодирования маркера, соединенную с распределите25 лем, выходы которого через группу элементов

«И» и группу элементов «ИЛИ» соединены с выходами информационного и проверочного регистров, отличающееся тем, что, с целью упрощения устройства и повышения

30 его надежности, оно дополнительно содержит элемент «ИЛИ», триггер, группу элементов

«И» и группу элементов «ИЛИ», причем выходы проверочного регистра через элемент

«ИЛИ» соединены с первыми входами пер35 вого и второго элементов «И», второй вход первого элемента «И» соединен с последним выходом распределителя и первым входом третьего элемента «И», а выход — с первым входом триггера, второй вход триггера соеди40 нен с выходом схемы декодирования маркера, а выход — со входом распределителя и со вторыми входами второго и третьего элементов «И», выход второго элемента «И» соединен с первыми входами дополнительной груп45 пы элементов «И», выход третьего элемента

«И» соединен с выходом устройства и со входами информационного и проверочного регистров, выходы распределителя соединены со входами дополнительной группы элемен50 тов «ИЛИ», выходы которых соединены со вторыми входами дополнительной группы элементов «И», выходы элементов «И» дополнительной группы соединены со входами элементов «ИЛИ» первой группы.

408311

Составитель В. Крылова

Текред Л. Богданова

Корректоры; Е. Давыдкина и В. Петрова

Редактор T. Иванова

Типография, пр. Сапунова, 2

Заказ 847/15 Изд. № 309 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5