Арифл1етическое устройство с контролем по четности

 

404084

О И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублик

К АВТОРСКОМУ СВйдЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 16.!.1970 (№ 1392837/18-24) с присоединением заявки №

Приоритет

Опубликовано 26.Х.1973. Бюллетень № 43

Дата опубликования описания 21.III.1974.Ч. Кл. 0 06f 7 38

G 06 11, 10

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681 325.5(088.8)Авторы изобретения

В. М. Долкарт, Г. Х, Новик, М. М. Каневский, В. Н, Степанов и Ю. М. Евдолюк

Заявитель

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО С КОНТРОЛЕМ

ПО ЧЕТНОСТИ

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных машинах повышенной надежности.

Известное арифметическое устройство (АУ) с контролем по четности, содержащее три регистра, комбинационный сумматор, коммутатор и две схемы формирования четности, недостаточно надежно.

Для повышения надежности предлагаемое арифметическое устройство содержит схему фиксации сбоя, а выходы регистров соединены с соответствующими входами коммутатора, выход которого соединен со входами регистров и входом первой схемы формирования четности, вход второй схемы формирования четности соединен с первым выходом сумматора, а выход — с первым входом схемы фиксации сбоя, выход первой схемы формирования четности соедипец со вторым входом схемы фиксации сбоя, второй выход сумматора соединен со входами первого и второго регистров, выход третьего регистра соединен со входом сумматора, выход схемы фиксации сбоя соединен с первым выходом устройства, а выход коммутатора — со вторым выходом устройства, один из входов коммутатора соединен со входом устройства, причем каждый регистр содержит дополпительпо разряды четности, пепвые входы первых разрядов четпости первого и второго регистров соединены с выходом первой схемы формирования четности, вторые входы разрядов четности первого и второго регистров соединены с выхо5 дом второй схемы формирования четности, а третьи входы этих регистров — с выходом разряда четности третьего регистра.

На фиг. 1 изображена блок-схема предлагаемого арифметического устройства; а

1о фиг. 2 — блок-схема одного разряда сумма тора; на фиг. 3 — схема формирования четности псрспосов.

Арифметическое устройство содержит ре15 гпсзры 1, 2, 3, дополнительные разряды 4, 5, б регистров, комби ациониьш сумматор 7, коммутатор 8, первую 9 и вторую 10 схемы формирования четности, схему фиксации сбоя 11.

20 Устройство работает следующим образом.

Передачи информации между регистрами арифметического устройства (АУ) и запоминающего устройства (ЗУ) контролируются по четности подключением проверяемого регист2з ра к выходу коммутатора 8 и проверкой состояния схемы четности 9.

Сдвиги информации также контролируются по четности.

Для контроля сложения используют свойст30 во двоичных чисел, которое заключается

404084 в том, что сумма единиц слагаемых, переноса и результата всегда четная.

Контроль сложения осуществляется следуюшим образом.

При сложении одно из слагаемых находится в регистре 3. Предполагают, что второе слагаемое находится в регистре 2, а результат сложения передается в регистр 1. Тогда, после установления сигналов переноса С, в сумматоре по состоянию выхода схемы четности

10 и разрядов четности 6 и 5 устанавливается разряд четности 4 в соответствии с описанным выше правилом.

После передачи результата сложения в регистр 1 коммутатор 8 подключает регистр 1 с разрядом четности 4 к схеме четности 9.

Если число единиц на выходе коммутатора четное, то сложение выполнено правильно.

Однако, как это было указано выше, такой контроль должен быть дополнен контролем правильности формирования переносов.

В предлагаемом АУ данный контроль осуществляется следующим образом.

Схема сумматора выполнена так, что сигналы переноса С; и сигналы инверсии переноса С; вырабатываются отдельными схемами.

Сигнал инверсии переноса вырабатывается схемой 12 (фиг. 2), сигнал переноса — схемой 13 и сигнал суммы — схемой 14.

Для контроля переноса при независимом формировании сигналов переноса и инверсии

r:epe»cca достаточно проверить, что в каждом разряде есть хотя бы один из этих сигналов и нет двух сигналов одновременно.

Эта проверка осуществляется на выходе схемы формирования четности переносов (фиг. 3). Уровни четности («чет.») и нечетнос и («нечет.») переносов формируются отдельными схемами. При правил. ном формировании переносов один из выходов схемы четности переносов будет иметь единичное значение, а другой — нулевое. Если в какомлибо разряде возникает ложный сигнал переноса или инверсии переноса, то единичное значение будут иметь оба выхода — и «чет.», и «нечет.».

Если в каком-либо разряде не будет ни

5 сигнала переноса, ни сигнала инверсии переноса, то оба выхода будут иметь нулевое значение. Поэтому для контроля переносов достаточно проверить, что возбужден только один из выходов схемы четности переносов.

10 При таком контроле контролируются не только схемы переноса, но и схемы формирования четности.

Предмет изобретения

15 Арифметическое устройство с контролем по четности, содержащее три регистра, комбинационный сумматор, коммутатор и две схемы формирования четности, отлича ощееся тем, что, с целью повышения надежности, оно

20 содержит схему фиксации сбоя, а выходы регистров соединены с соответствующими входами коммутатора, выход которого соединен со входами регистров и входом первой схемы формирования четности, вход второй схемы

25 формирования четности соединен с первым выходом сумматора, а выход — с первым входом схемы фиксации сбоя, выход первой схемы формирования четности соединен со вторым входом схемы фиксации -сбоя, второй выЗ0 ход сумматора соединен со входами первого и второго регистров, выход третьего регистра соединен со входом сумматора, выход схемы фиксации сбоя соединен с первым выходом устройства, а выход коммутатора — со вто55 рым выходом устройства, один из входов коммутатора соединен со входом устройства, причем каждый регистр содержит дополнительно разряды четности, первые входы разрядов четности первого и второго регистров соеди40 нены с выходом первой схемы формирования четности, вторые входы разрядов четности первого и гторого регистров соединены с выходом второй схемы формирования четности, а тре ьи их входы — с выходом разряда чет45 ности третьего регистра. ч >

:,9- . - ;.;Гфф фф

404084 -. -.:-4 к

МОЯ ч-," „,., Фиг. 2

em нечем

С С 3 4

Фиг. 3 с,с с,с, Составитель А. Абульханов

Техред Е. Борисова

Редактор Т. Иванова

Корректор Т. Гревцова

Заказ 610/9 Изд. № 183 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2