Устройство для обнаружения ошибок в регистре сдвига

 

f, ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

399862

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ 239668

Заявлено ЗО.XII.1971 (№ 1731383/18-24) с присоединением заявки №

Приоритет

Опубликовано ОЗ.Х.1973. Бюллетень № 39

Дата опубликования описания 1.11.1974

М. Кл. 4 06f 11/02

Государственный комитет

Совета Министров СССР но делам изобретений и открытий

УД К 681.326.75:681.326..33 (088.8) Авторы изобретения

М. Г. Башманов, В. Е. Королев и Г. И. Филимонов

Заявитель

УСТРОЙСТВО ДЛЯ ОБНАРУ)КЕНИЯ ОШИБОК

В РЕГИСТРЕ СДВИГА

2б Элемент задержки 13 осуществляет задержку тактовых импульсов па время t<)ti, где t — суммарное время переключения элементов регистра сдвига 1, декодирующего преобразователя 10, эмиттерного повторителя

3о 2 и дифференцирующей цепи 3.

Изобретение относится к вычислительной технике, в частности к устройствам контроля функциональных электрических узлов.

Известно устройство для обнаружения ошибок в регистре сдвига по авт. св. № 239668. Однако, применяя его невозможно обнаружить ошибки, заключающиеся в том, что число единиц в регистре (при наличии неравнозначности на входе и выходе регистра) остается неизменным после операции сдвига.

Для повышения эффективности контроля предлагаемого устройства в него введены третий элемент «И», формирователь импульсов, два элемента задержки, один из которых служит для задержки тактовых импульсов, а другой — сигналов с выхода сумматора по модулю два, причем выход элемента «И» подключен к дополнительному входу элемента «ИЛИ», один из входов третьего элемента «И» через схему задержки подключен к выходу сумматора по модулю два, другой вход третьего элемента «И» через формирователь импульсов подключен к выходу дифференцирующей цепи; а третий вход третьего элемента «И» подключен к выходу элемента задержки, на вход которой поступают тактовые импульсы.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — временная диаграмма.

Устройство состоит из контролируемого ре5 гистра сдвига 1, эмиттерного повторителя 2, дифференцирующей цепи 3, схемы запрета 4, 5, сумматора 6 по модулю два, элементов «И»

7 и 8, элемента «ИЛИ» 9, декодирующего преобразователя 10, входных шин 11 регистра

10 1, выходных шин 12 регистра !, элемента задержки 13, формирователя импульсов 14, элемента задержки 15 и элемента «И» 16.

Выход элемента «И» 16 подключен к одному из входов элемента «ИЛИ» 9, входы элс15 мента «И» 16 сосдинены со входами элемента задержки 13, формирователя импульсов 14 и элемента задержки 15, вход формирователя импульсов 14 подключен к выходу дифференцирующей цепи 3, вход элемента задержки

20 15 подключен к выходу сумматора 6 по модулю два, а на вход элемента задержки 13 подаются тактовые импульсы регистра сдвига 1.

399862

Формирователь импульсов 14 при поступлении на него положительных и отрицательных сигналов с выхода дифференцирующей цепи 3 выдает сигналы запрета длительностью Tp ) 1з+ти где t,— время задср>кки тактовых импульсов элементом задержки 23; т — длительность задержанных тактовых импульсов.

Элемент задержки 15 осуществляет задержку сигналов с выхода сумматора 6 по модулю два на время, большее 1, + т„.

При нормальной работе регистра сдвига 1 (при наличии неравнозначности на входе и выходе регистра 1 число единиц в регистре изменяется после операции сдвига) дскодирующий преобразователь 10 формирует сигнал изменения уровня напряжения. Это изменение выделяется дифференцирующей цепью 3, которая выдает сигнал на вход формирователя 14. Формирователь 14 выдает на вход элемента «И» 16 сигнал нулевого уровня длительностью Т„, в рсзультате чего, несмотря па наличие задер>канного элементом задержки 15 единичного сигнала с выхода сумматора 6 по модулю два, тактовый импульс, задержанный элементом задержки 13, не проходит через элемент «И» 16 и, следовательно, сигнал ошибки с выхода элемента

«ИЛИ» 9 не выдается.

При отсутствии изменения количества единиц в регистре сдвига 1 после операции сдвига при наличии нсравиозначпости сигналов на входе и выходе регистра сдвига 1 декодирующий преобразователь 10 не выдает сигнал изменения уровня напряжения, дифферепцирующая цепь 3 не выдает сигнал на вход формирователя импульсов 14, поэтому с выхода формирователя 14 на элемент «И» 16 не будет выдаваться сигнал запрета, в результате чего на входах элемента «И» 16

10 . произойдет совпадение сигналов в момент поступления с выхода элемента задержки 13 задср>капного тактового импульса и, следовательно, через элемент «ИЛИ» 9 будет выдан сигнал ошибки.

Предмет изобретения

Устройство для обнаружения ошибок в регистре сдвига по авт. св. № 239668, отличаю20 и1ееся тем, что, с целью повышения эффективности контроля, в него введены формирователь импульсов, два элемента задержки и третий элемент «И», причем первый вход третьего элемента «И» через первый элемент

25 задержки соединен с шиной тактовых импульсов, второй вход третьего элемента «И» через второй элемент задержки соединен с выходом сумматора, третий вход третьего элемента «И» через формирователь импуль30 сов соединен с выходом дифференцирующей цепи, выход третьего элемента «И» соединен с третьим входом элемента «ИЛИ».

399862

I

1

Таню ннп

Фиг g

Составите.н, В. Крылова

Техред Л. Грачева Корректор Т. Добровольская

Редактор Е. Гончар

Типография, пр. Сапунова, 2

Заказ 180/17 Изд. ¹ 59 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, jK-35, Раушская наб., д. 4!5

Устройство для обнаружения ошибок в регистре сдвига Устройство для обнаружения ошибок в регистре сдвига Устройство для обнаружения ошибок в регистре сдвига 

 

Похожие патенты:

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх