Патент ссср 402944

 

О П И С А Н И Е 4О2944

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства Л

М.Кл. С 11с 15 00

Заявлено 22.Х1.1971 (№ 1715911 18-24) с присоединением заявки Xe—

Приоритет—

0«1б «IiioBdllo 19.Х.1973. Бюл BcTO«h Хе 42

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681.327.6 (088.8) Дата опубликования описания 16.Н.1974

Автор изооретения

Ли Си Кен

Ленинградский институт точной механики и оптики

3 3 я B>ител ь

ПОСТОЯННОЕ АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

Известно постоянное ассоциативное запоминающее устройство (ПАЗУ), содержащее п групп запоминающих матриц и шифратор.

Недостатком известного ПАЗУ является невысокое быстродействие.

Описываемое ПАЗУ отличается от известного тем, что оно содержит 2 " пар дешифраторов, выходы каждой из которых подключены,ко входам соответствуюшей матрицы первой группы, выходы пар соседн гх матриц каждой предыдущей группы, подсоединены ко входам соотвстствуюгцих матриц последующей группы, а выходы матрицы и-й группы— ко входам шифратора.

Указанные отличия позволяют повысить оыстродействие устройства и расширить область его применения, например использовать ПАЗУ в системах для распознавания образов.

С целью повышения технологичности II3готовления устройства, запоминаюшие матрицы целесоооразно выполнять на МДП-транзисторàх, затворы которыx подключены ко входным шинам одного признака, истоки — ко входным шинам другого признака, а стоки объединены по закону выбора хранимой информации по двум признакам и подключе«ы к выходам матриц.

На фиг. 1 изображена функциональная схема предложенного устройства для IL.=4; на

2 фиг. 2 — сокраьц"l«lan принципиальная схема двух запоминаюгцих матриц первой и второй групп, совiI«le«I«»i между собой.

Устройство содержит дешифраторы 1 — 16, запоминающ:Ie матрицы первой группы

17 — 24, второй группы 25 — 28, третьей группы

29, 80 и последне«, четвертой, группы 81 II шифратор 82.

Выходы дсшифраторов 1 — 16 подкгпочены ко входам матриц 17 — 24 первой группы. Выходы пар сосед«их матриц каждой предыдущей группы, например 17 и 18, 19 и 20, подключены ко входам соответствующих матриц, например 25 и 26, последующей группы, а выход матрицы 81 последней группы подключен к шифратору 82. ,1вс заиомина|ощие матрицы, соединенные и ежд coooli, co:(ержа т 3 сплите «l ни транзисторах 88 —, 38, транзисторы 89 — 47, входные шины первого признака 48 — 50, второго признака 51 — -5,3, выходы 54 — 56 матрицы первой группы, усилители на транзисторах 57 — 62, трàí3 IcToэы 68 — -71, входHûå шli1Iû 72 — 74 первого oooolllpi«loi o признака второй группы, 75 — 77 второго o(loni«el«;olo признака второй группы, выходы 78 — 80 матрицы второй группы.

При этом затворы транзисторов 39 47 матрицы, например, первой группы подсоединены ко входным шинам 48 — 50 одного приз>t а,(> --. ) где Л вЂ” число вариантов ассоциации для получения значе)гия е; 1 — номер варианта Bccow))an)I)I; / — оператор логической функции

«ИЛИ»;, — оператор логической функции

«И».

Две запоминающие матрицы, соединенные ме кду собой, функционируют следуюшим ооразом.

)О

402944

3 пака, ))стоки — ко входным шинам 51 — 58 другого признака, а стоки объединены по закону выбора хранимой иформации II подключснь) к выходам 54 — 55 матрицы.

Предлагаемое ПАЗУ функционирует следующим образом.

На входы дешифраторов 1, 2, ..., 16 посту1)а)от признаки Л,, Л2 ..., Л)3 в виде двоичных чисел в параллельном коде. При этом дешифрированные спгна Ib) а,,-, а2,, а,, а„ где i — ))омер признака; j — номер электрода, соответствующий числовому зна0 при/-: Л

>)eI))I)o; а, = ., попар 1 при 1 - Л,. но подаются IIB входы запоминающих матриц 15 первой группы 17, 18, ..., 24. В результате этого íа одном из выходов каждой матрицы появляется выходной сигнал б-, являюшийся считываемым числом по ассоциации двух признаков и обобщенным признаком для за- 20 пом>1)нающих матриц второй группы, где ..с — номер обобщенного признака второй группы. Сигналы b).,., .b2,,, ) ..„подаются, >в свою с)средь, на входы запоминающих матриц 25, 6, 27, 28 для считывания сигналов c), с2,, сз, являю)цихся обобщенными признаками запоминающих матриц третьей группы, где

j3 — номер обобщенного признака третьей группы. Этн сигналы с),, с2, .с,, апалогич21 но подаются на входы запоминающих матриц

29, 80, с которых считываются сигналы 61,, ..G;,, подаваемые на входы запоминающей матрицы последней группы 81, с которой через шифратор 82 снимается окончательный З5 результат, ассоциированный по всем признакам в виде:

При поступлении двух признаков, например, со значениями А, = 2, Л2 — — 1, открываются усилители на транзисторах 84 и 86. В результате этого открывается транзистор 40, сток которого соединен с выходом 55, которому присвоено, например, числовое значение

1 = 2. Следовательно, выполняются равенства:

1))2 = 1; b)) — — b» = 0.

Сигнал Ь)2 непосредственно управляет усилителем 58. Аналогично на вход усилителя 62 может поступать сигнал b23 — — 1 с другой матрицы. В результате выполняются равенства: с)з = 1> с)2 = c)) =О.

В схеме реализованы следую)цие законы ассоциации:

611 — — а))а22

612 а11а21

1)! 3 а! За21 а)1а23 . а12а23

V а12а2! . )2c)22 . )3)I23 а)за22

b) ) b22 b12b2)

b12b22 . b)3b21

b 12b23 1) 3623

c)) — — b))b2)

c)2 = b„b2ç с13 — b)3622

Предмет изобретения

1. Постоянное ассоциативное запоминающее устройство, содержащее а групп запоминающих матри)ц и шифратор, от.гача)о)цееся, тем, что, с целью увеличения быстродействия и расширения области применения, оно содержит 2" пар дешифраторов, выходы каждой из которых подключены ко входа3) соответствующей матрицы первой группы, выходы пар соседних матриц каждой предыдущей группы подсоединены ко входам соответствующих матриц последующей гру)ппы, а выходы матрицы и-й группы — ко входам шифратора.

2. Устройство по п. 1, отличаюсцееся тем, что, с целью повышения технологичности изготовления устройства, запоминающие матрицы выполнены на МДП-транзисторах, затворы которых .подключены ко входным шинам одного признака, истоки — ко входным шинам другого признака, а стоки объединены по закону выбора хранимой информации по двум признакам и подключены к выходам матриц.

402944

Корректор H. Аук

Редактор Б. Нанкнна

Подписное

Заказ 7551

Загорская типография

С ту I .15 оотг -1

5тт

А„А а Ау А т Ар Ab 47 А8 Аю А кт Атт Ат Ать т т 4т 1 айаг 1

Составитель В. Рудаков

Текрел 4. Камышннкова

Изд. ¹ 2020 Тираж 576

ЦНИ11ПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4т5