Ассоциативный запоминающий элемент на мдп-транзисторах

 

Сою» Советскык

Социвлыстмчвскмк

Рвспубпык (6l ) Дополнительное к авт. свид-ву (22) Заявлено 26,07.77 (21) 2513019/18-24 с присоединением заявки М (23) Приоритет

М. Кл. "

11 С 15/04

3Ьеударотааиный комитат

СССР

sa делам изобретений и открытий

Опубликовано 05 01 80 Бюллетень Ж 1

Дата опубликования описания 35.0180

УДК 681327. .6(0888) В. А. Лементуев, M. С. Сонин, С. А. Еремин и С. С. Булгаков (72) Авторы изобретения (71) Заявитель (54) АССОЦИАТИВНЫЙ ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

HA ЧЛП вЂ” ТРАНЗИСТОРАХ

Изобретение относится к области запоминающих устройств и может быль использовано в памяти ЗВМ и в ассоциативных процессорах.

Известны ассоциативные запоминающие элементы на МДП-транзисторах (1,2).

Один иэ известных элементов входит в сос" тав устройства, ячейки которого обладают способностью маскирования как по словам, так и по .разрядам, и содержит шины управлештя записью, считыванием и опросом (1), Недостатком этого элемента являются болыцие аппаратурные затраты.

Из известных ассоциативных запоминающих элементов наиболее близким техническим решением к данному изобретению является ассоциативный запоминающий элемент íà M3IIтранзисторах, содержащий запоминающие и нагруэочные транзисторы, соединенные по схеме триггера,. шчну сравнения, транзисторы опроса, зранзисторы записи, истоки и затворы одних иэ которых подключены соответственно к стокам эапоминаюппгх транзисторов и словарной шине, истоки и затворы других -к rëêíå нулевого потенциала и разрядным шинам, а стоки транзисторов записи соединены соответственно с затворами транзисторов считывания и истоками ускоряющих транзисторов, затворы которых подключены к соответствующим разрядным цинам, стоки - к шине питания (2).

На основе элементов, объединенных но строкам - словам и столбцам - разрядам с помощью шип управления создаются регулярные матриша, которые используются для построения

36 ассоциативных запоминающих устройств и процессоров.

Недостаток этого элемента заключается в том, что при записи информации в матрицу

1$ невыбранные ячейки шунтируют управляющие шиьъ1 и создают дочолнительную нагрузку по току на подключенные к этим шинам управляющие схемы, что приводит к увеличению потребляемой мощности.

В результате уменьшается скорость нарастания сигнала на управляющей шине, что снижает быстродействие ассоциативного запо минающего элемента, 708417

Целью настоящего изобретения является повышение быстродействия элемента и снлжения потребляемой им мощности.

Поставленная цель достигается тем, что в ассоциативном запоминающем элементе стоки транзисторов опроса подключены к стокам соответствующих транзисторов записи, затворы к стокам соответствующих запоминающих транзисторов, истоки - к шине сравнения„стоки транзисторов считывания соединены с ши- 10 ной питания, а истоки - с соответствующими разрядными шинами.

На чертеже изображена принципиальная электрическая схема ассоциативного запоминающего элемента на ЬИП-транзисторах. Элемент содержит нагрузочные 1,2 и запоминающие 3, 4 транзисторы, соединенные по схеме триггера, транзисторы записи 5-8, образующие элементы записи, ускоряющие транзисторы 9,10, транзисторы считывания 11, 12, транзисторы опроса 13, 14, 2о разрядные шины 15, 16, словарную шину 17, шину сравнения 18, шину питания 19 и шину нулевого потенциала 20.

При aroiи cTOKH TpaHarrcToporr orrpoca 13 H

14 подключены к стокам соответствующих транзисторов записи 5, 7 и 6,8, затьоры - к стокам запоминающих транзисторов 4 и 3, истоки - к шинам сравнения 18. Стоки транзисторов считывания 11 и 12 соединены с шиной питания 19,. а истоки - с соответствяощими раз- 30 рядными шинами 15 и 16.

Устройство работает следуюшим образом.

3 исходном положении rpиггер, выполненный на транзисторах 1 "4, находится ь одном из устойчивых состояний. Например, для опреде ленности примем, что тренг."ер хранит "1", если узловая точка 21 имеет высокий (по абсолютной величине) потенциал, а узловая точка 22низкий. Напряжения на шинах 15-18 пр«этом равны нулю.

4о

3arrrrcs информации в триггер ог„.уществля. ется путем одновременной подачи ло -ической единицы на мину 1; и на одну из разрядных

rrorrr, ь данном случае 16. Другая разрядная шина r 5 при aro<.r имеет нулевой по." .нциал. При -45 записи происходит одновременно заряд емкости узловой точки 22 через транзисторы 6 и 10 и разряд емкости точки 21 через транзисторы

5 и 9. Поскольку разряд емкости через МЛПтранзистор происходит значителыю быстрее, 5о чем заряд, транзистор 14 быстро запирается, а транзистор 13 только увеличивает скорость разряда емкости точки 21.

При маскироьании слова ш ша 17 имеет нулевой потенциал, транзисторы 5 и 6 закрыты ss и состояние триггера не изменяется. При маскировании разряда:эб=- разрядные шины 15 и 16 имеют нул ьой потенциал, так, что транзисторы

7-10 закрыты и цоскольку транзистор 13 также закрыт, состояние триггера сохраняется. 80 всех трех режимах записи элемент Нс потребляет активной мощности от схем управления, подключенных к разрядным шинам 15 и 16 и шине 17, если уровень логической единицы на этих шинах rerrrrrre или равен напряжению питачия элемента, что всегда выполняется. Шина сравнения l8 всегда имеет низкий потенциал.

При считывании на шину 17 подается логическая единица, транзисторы 5 и 6 открываются и потенциалы точек 21 и 22 передаются на затворы транзисторов считывания 11 и 12.

При этом, если триггер хранил "1", то транзистор 11 будет открыт и в разряднои шине 15 появится ток, текущий от шины 19 через транзистор 11. Если триггер хранил "0", то ток в разрядной плане 16 будет течь через транзистор

12. Наличие тока в одной иэ разрядных шин цри считывании фиксируется на сопротивлении нагрузки индикатором тока, подключенным между шинами 15 и 16 (на чертеже не показан) .

Опрос осуществляется при подаче логической единицы на одну из разрядных шин 15 или 16.

Другая разрядная шина и шина 17 имеют при этом нулевые потенциалы. Например, при опросе по "1" шина 15 имеет единичный уровень и транзистор 9 открыт, а транзистор 10 закрыт.

Если при этом триггер хранит "1", то транзистор 13 закрыт, а транзистор 14 открыт, но поскольку транзисторы 6, 10 и 12 закрыты, то ни через транзистор 13, ни через транзистор 14 ток в шину сравнения 18 не поступает. Если триггер хранит "G, то при спросе ло "1" транзисторы 9 и 13 открыты и через них от шины

18 на шину сравнения 18 течет ток, который обнаруживается индшсатором.

Аналогичным образом производится опрос по "0". Элемент обеспечивает протекание тока в шине сравнения 18 только тогда, когда -информация, хранимая в триг. :epe не совпадает с входной информацией опроса. Маскирование опроса осуществляется при подаче на обе разрядные шины нулевых потенциалов.

Таким образом, при всех возможных режимах работы ассоциативный апоминающий элемент не потребляет тока от схем формирователей, подключенных к разряд ым ."цинам и шине слова. Тем самым уменьшается полная мощность, потребляемая элементом от управляющих схем. Это обеспечньает увеличение скорости нарастания crrTrrmroB логической единицы на шинах и повышение быстродействия.

Формула изобретения

Ассоциативный запоминаюцпй элемент на

МДП-транзисторах, содержащий запоминающие

708417

Составитель В. Рудаков

Техред Н. Бабурка Корректор И. Муска

Редактор Д. Мепуришвили

Тираж б22 Подписное

ЦНИИПИ Государственного комитета СССР по делам к обретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 8505/48

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 и нагруэочные транзисторы, соединенные по схеме триггера, шину сравнения, транзисторы опроса, транзисторы записи, истоки и затворы одних иэ которых подключены соответственно к стокам запоминающих транзисторов и словар. g ной шине, истоки и затворы других - к шине нулевого потенциала и разрядным шинам, а стоки транзисторов записи соединены соответственно с затворами транзисторов считывания и истоками ускоряющих транзисторов, затворы коза торых подключены к соответствующим разрядным шинам, стоки ° к шине питания, о тличающийся тем,что,сцельюповышения быстродействия элемента и снижения потребляемой им мощности, в нем стоки гран- 15 эисторов опроса подключены к стокам соответ- ствующих транзисторов записи, затворы - к стокам соответствующих запоминающих транзисторов, истоки - к шине сравнения, стоки транзисторов считывания соединены с шиной питания, а истоки - с соответствующими разрядными шинами.

Источники информации, принятые во внимание при экспертизе

1, Прангишвили И. В. и др. Однородные микроэлектронные ассоциативные процессоры Сов.радио", М., 1973, с. 25-51, 2. Electronics Letters, том. 8, 15,.1972, с. 391-393 (прототип) .