Патент ссср 407398

 

щ ones

Oll NCAHHK

ЙЗОБРЕТЕН ИЯ (-О%3 (.,Ов тшнх (,Оц5(оя;,ст?((-.: (-,?л к

Рйсп(1Опйи (6 I ) 3 (BBc23(oe оТ авт, Свидетельства (22) Заявлено 02.06.72 (21) 17(1614, 18-24) с пр(!Сосдlц(ением заявки Ao— !

3:2) Приоритет—

Опубликовя?(о 21.Х1.1()73. Бюллетень j¹ 46

Дата опубликования описания 8.3, 11.197;. (01) М.Кл. б 11с 29, 00

Государстоанио!й комитет

Сосето Минкстроо СССР по дела(и изооретокий и откро!тий (5,э) УДЬ, 681.327.17 (088,8) (72) Автор! зобретсния

H. C. Прокофьева (7 1 ) .".- 2 я В и т с л ь (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НАКОПИТЕЛЕЙ

ИНФОРМАЦИИ

Изобретение отиоc?ITC5(к области запомни -((01?(I(x устройств.

Известно устройство для контроля накопите.Те! Информации, содержащее схему пускаocT21loB2, вход которой подключен к выходу схемы сравнения чисел, а выход — к счетчику адресы, cxeму сравнения адресы, один из вхоДOB которой подсоединен и Выходу счетчика

2л,3сся, 2 Выход — к схеме формирования кода (ис."., кo(ITpoльиый регистр числа.

11едостятком известного устройства являет(5! ОТСУ СТ!3?(Е КОН РОЛ?1 ВЗЯИХIНОГО В IИ51НИ5! информации„за Псанной в одном разряде всех адресов Накопителя (оперативного запоМ!И(21()П!, Го i СТРОЙСТВЯ) . ()пис (B;.Пмос,". гройство отличается от изВ("(но(0 тем, (то olio содерж((г счетчик цпклс. в, вхо I кс.торого иодксио (еп к выходу схемы сравнения я 1pec2 и ко Входу контрольного

РЕГПС! Ра !(le IЯ, СХЕМ; CPHBIIPII!(5(ЦИК:IOB, ОДИН вхо (которой подсоедипеи к вь(ходу счетчика циклов, другой — к выходу счетчика адреса, cx(.му управления кодом чисел, вход которой

СОСДИИЕН С ВЫХОДОМ СХЕМЫ СраВНЕНня ЦИКЛОВ, ы выходы -- со входами схемы формирования кода чисел и схемы сравнения чисел соответственно.

Указанные от.з?!чия позволяют расширить (1)Х ПКЦИОИЯЛЬНЫЕ ВОЗ IO?K?IOCTII ХСТРОИСТВЯ.

На чертеже изображена блок-схема пред. (ОЯ(СИПОВО " СТРОЙСТВ(1.

Устройство содержит схему 1 пуска-останова, счетчик адреса 2, имитаторы 8 ввода начального адреса, количества адресов 4 11 кода числа 5, схему 6 формирования кода адреса, с: ему 7 сравнения адреса, контрольный регистр числа 8, схех(у 9 формирования кода числа, схему 10 сравпсиия чисел, счетчик цик10 лов 11, схему 12 сравнения циклов и схему 18 управления кодом чисел.

П13?1 Вто" l ВхОд счетчика цик. 1013 11 подклlо чен к выходу схемы 7 и ко входу контрольного регистра числа 8, à его Выход — ко входу 14 схемы 12, другой вход 15 которой подсоединен

l(Выходу счетчика ад13еса 2; Вход схех(ы 18 иодк l!0(OB к Вьlходх схемы 1, (1 Вы Оды 16 и

17 -- 1(o (3xo. (23! 18 l! 1) exes(9 и 1!) сооТВеУсТ пенно.

20 Устройство раоотаст следующим образом.

Ilo сигналу, поступающему со схемы 1, производится установка в E(3левос состояние счетчика адрес!! 2, счетчика циклов 11, контрольного pe: истра числа 8, и код с имитатора 5

„ 5,1 Ввода ?lача:lьиого адpcся (Hапp?(мер, 00...00) поступает через схему 6 формирования кода

2дреса в оперативпое запоминающее устройство (ОЗУ).

Производится запись нулевой информации

ЗО по нулевому адресу, считывание и сравнeH?I(!

407398

З0

3 записанной информации с информацией, которая хранится в контрольном регистре числа 8.

При совпадении записанной и считанной информации происходит изменение адреса на

«+1» в счетчике адреса 2 и измененный адрес поступает в ОЗУ. Нулевая информация записывается по первому адресу. Изменение кода адреса «+1» происходит в каждом цикле записи информации в ОЗУ и по всему информационному объему, определяе лому имитатором

4 количества адресов, производится запись нулевой информации. После записи нулевой информации по последнему адресу схема 7 сравнения адреса формирует сигнал, разрешающий изменение информации на «+1» в контрольном регистре числа 8 и схеме 9 формирования кода числа. Измененный код числа (например, 00...01) записывается и считывается со сравнением по всему информационному объему ОЗУ и по сигналу, поступающему со схемы 7, сравнения адреса происходит изменение кода числа на «+1». Такая операция повторяется автоматически до записи по всему шгформацнонному объему кода 11...11.

В случае неисправности ОЗУ считанная и за". èñàííàÿ информация не совпадают и схема

10 сравнения чисел выдает сигнал, прерывающий работу устройства.

При контроле ОЗУ в данном режиме производится проверка влияния различных кодовых комбинаций в числе. Причем в одном разряде всех чисел в каждом цикле работы по всему информационному ооъему пропзводится запись одинаковой информации. При проверке влияния информации, записанной в одном разряде различных чисел, производится запись нулевой гнзформацпи IIO одному числу и произвольной информации (например, кода

11...11) в остальном информационном объеме.

При этом устройство работает следующи I образомм.

Код числа с имитатора 5 ввода кода числа поступает на схему 9 формирования кода числа. В первом цикле проверки информационного объема происходит сравнение нулевой информации, поступающей со счетчика адреса 2 и счетчика циклов 11. В результате сравнения схема 12 сравнения циклов формирует сигнал, по которому схема 13 управления кодом чисеI запрещает запись кода числа, поступающего с имитатора 5 ввода кода числа в ОЗУ. Таким ооразом, в первом цикле по нулевому адресу в ОЗУ записывается код 00...00, а остальным адресам — код, установленный на имитаторе

5 кода числа.

В такте считывания по сигналу, поступаю4 щему со схемы 12 сравнения циклов, схема И управления кодом чисел запрещает прохождение кода числа с имитатора 5 ввода кода числа на схему 10 сравнения чисел. Информация, считанная по нулевому адресу, сравнивается с кодом 00...00, а информация, считанная по остальным адресам, сравнивается с кодом, поступающим с имитатора 5 ввода кода числа.

После считывания информации по последнему адресу, определяемому имитатором 4 кол I«ества адресов, схема 7 сравнения адреса вырабатывает сигнал, по которому происходит изменение содержимого счетчика циклов 11 на

«-+1». Схема 12 сравнения циклов вырабатывает сигнал, по которому схема 13 управления кодом чисел запрещает запись кода числа (производит запись кода 00...00) по первому адресу и обеспечивает сравнение информации, записанной по,первому адресу, с кодом 00...00, а информации, записанной по остальным адресам, в том числе и нулевому, — с информацией, поступающей с имитатора 5 ввода кода числа.

В последующих .циклах происходит запись кода 00...00 по второму, третьему и т.д. адресам при записи произвольного кода числа (например, 11...11), поступающего с имитатора ввода кода числа по остальным адресам информационного объема.

В случае несовпадения записанной и считанной информации схема 10 сравнения чисел выдает сигнал, прерывающий работу устройства.

Предмет пзооретени я

Устройство для контроля накопителей информации, содержащее схему, пуска-останова, вход которой подключен к выходу схемы сравнения чисел, а выход — к счетчику адреса, схему сравнения адреса, один из входов которой подсоединен к выходу счетчика адреса, а выход — к схеме формирования кода чисел, контрольный регистр числа, отличающееся тем, что, с целью раоши рения фун кцио1нальных возможностей устройства, оно содержит счетчик циклов, вход которого подключен к выходу схемы сравнения адреса и ко входу контрольного реглстра числа, схему сравнения циклов, один вход которой подсоединен к выходу счетчика циклов, другой — к выходу счетчика адреса, схему управления кодом чисел, вход которой соединен с выходом схемы сравнения циклов, а выходы — со входами схемы формирования кода чисел и схемы сравнения чисел соответственно.

407398

Составитель В. Рудаков

Техрсд А. Камышникова

Редактор Б. Нанкина

Корректор А Дзесова

Подписное

Загорская типография

Заказ 1224 Изд. № 1054 Тираж 564

UHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Патент ссср 407398 Патент ссср 407398 Патент ссср 407398 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх