Патент ссср 413629

 

ОПМС ИЕ

ИЗОБРЕТЕН ИЯ

4I3629

Союз Советских

Социапистииеских

Реепублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 20.VI.1972 (№ 1799423/26-9) с присоединением заявки №

Приоритет

Опубликовано 30.1.1974. Бюллетень № 4

Дата опубликования описания ЗОХ.1974

М. 1;л, Н 03k 19/08

Государетвеннмй комитет

Савета Министров СССР по делам иэобретений и открытий

Ъ ДК 681.32.001 (088.8) Авторы изобретения С. А. Моралев, В. П. Сидоренко, А. Я. Сирота и Ю. В. Таякии

Заявитель

БУФЕРНОЕ УСТРОЙСТВО HA МДП-ТРАНЗИСТОРАХ

Изобретение относится к радиотехническим устройствам и, в частности, к буферным устройствам МОП вЂ” ИС и может использоваться в цифровой вычислительной технике.

Известно буферное устройство, содержащее последовательно включенные выходной инвертирующий и выходной нагрузочный транзисторы, затворы которых подключены соответственно к стоку входного инвертирующего трап- 1р зистора и к истоку повторительного транзистора. Последний соединен через конденсатор с затвором того же транзистора и со стоком проходного транзистора, исток которого соединен с входной шиной и с затвором входного 15 инвертирующего транзистора. Сток входного инвертирующего транзистора подключен к истоку входного нагрузочного транзистора, затвор которого соединен с затвором проходного транзистора и с первой шиной тактовых 2р импульсов, причем сток повторительного транзистора подсоединен ко второй шине тактовых импульсов.

Целью изобретения является расширение функциональных возможностей и повышение 2 надежности устройства.

Для этого в предлагаемое устройство введены дополнительный нагрузочный транзистор, подключенный истоком к общей шине, сто- 3р ком — к истоку повторительного транзистора, а затвором — к стоку входного инвертирующего транзистора, управляющий транзистор, г.одключенный истоком к затвору повторительного транзистора, а затвором и стоком— к третьей шине тактовых импульсов, дополнительный конденсатор, включенный между истоком и затвором проходного транзистора.

На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 — эпюры напряжений.

Устройство состоит из входного инвертора па двух МДП-транзисторах 1 и 2, промежуточного каскада на транзисторах 3 — 6 и конденсаторах 7 и 8 и выходного каскада на транзисторах 9 и 10.

Устройство работает следующим образом, По фазе Ф, происходит заряд емкости затвора транзистора 5 и конденсатора 8 обратной связи через открытые транзисторы 4 и 5. Транзистор 9 закрыт, поскольку фаза Ф находится в нуле.

Если по фазе Фэ напряжение па входе устройства соответствует состоянию «логическая

1», происходит заряд емкости затвора транзистора 9 напряжением фазы Ф. до амплитудного значения фазы через открытый транзистор

5, эффективное напряжение на котором в процессе заряда практически пе изменяется благодаря положительной обратной связи через конденсатор 8. Перераспределение заряда конденсатора 8 на вход устройства не происходит, так как транзистор 3 по фронту фазы

Фз переходит в режим насыщения вследствие передачи напряжения фазы Ф через конденсатор 7 на емкость входа устройства, Транзистор 9 открывается и привязывает нагрузку выхода к напряжению источника питания.

Транзистор 10 при этом остается закрытым

Если по фазе Фз напряжение на входе устройства соответствует уровню «логический О», то по этой же фазе происходит заряд емкостей затворов транзисторов 6 и 10 через транзистор

3. Транзисторы 6 и 10 открываются, транзисторы 5 и 9 закрываются. Таким образом выход буферного устройства привязывается к низкому уровню напряжения. Конденсатор 7 в этом случае существенного влияния на работу буферного устройства не оказывает, так как вход устройства привязан к уровню «логический О» сопротивлением выходного динамического инвертора, открытого во время действия фазы Фз.

Таким образом, информация а выходе буферного устройства появляется по фазе Фз, исчезает после фазы Ф и может приниматься по любой из этих фаз. Во время фазы Ф буферное устройство подготавливается к приему очередной информации.

Предмст изобрстенпя

Буферное устройство иа МДП-транзисторах, содержащее последовазельно включенные выходной инвертирующий и выходной нагру",очный транзисторы, затворы которых подключены соответственно к стоку входного иннср ирующего транзистора н к истоку повто()kkTk.ëk kkkkãо транзистора, соединенному через

10 конденсатор с затвором kого же транзистора kk со стоком проходного транзистора, исток которого соединен с входной шиной и с затвором входного инвертирующего транзистора, стоком подключенного к истоку входного нагрузочно15 ro транзистора, затвор которого соединен с затвором проходного транзистора и с первой шиной тактовых импульсов, причем сток повторительного транзистора подключен ко второй шине тактовых импульсов, о т л и ч а ю20 щ е е с я, тем, что, с целью расширения функциональных возможностей и повышения надежности работы устройства, в него введены дополни.ельный нагрузо шый транзистор, подключенный истоком к общей шине, стоком—

2S к истоку повторительного транзистора, а затьором — к стоку входного инвертирующего

-. ранзистора, управляющий транзистор, под. ;люченный истоком к затвору повторительного резистора, а затвором и стоком — к третьей

";O шине тактовых импульсов, дополнительный конденсатор, включенный между истоком и затвором про:одного транзистора.

413679 й/Х00 о з фиг 2

Составитель Н. Дубровская

1 сдактор Е, Караулова Техред Г. Васильева

Заказ 1210, 16 Изд. И 1220 Тираж 81! Подинс1и с

ЦНИИПИ Государственного комитета Совета .,инне.ров СССР

Ilo делам изобретений и открытий

Москва, %-35, Раун:сная наб., д. -1,5

Типография, I!17. Сапунова, 7