Патент ссср 414590
4l459() ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
Зависимое от авт, свидетельства №
Ч. Кл. G 06f 7/02
Заявлено 18.11.1972 (№ 1750063/18-24) с присоединением заявки №
Приоритет
Опуб.т:гковяно 05.11.1974 Бюллетень ¹ 5 ,!!,ятя опуб;!.!кова!!!!я оп!!сания 19Л 11.1974
Гооударственныи комитет
Совета Министров СССР оо делам иэооретвиий н открытий
УДК 621.374.33 (088.8) Автор изобретения
В. В. Кривенков
Заявитель
ИНДИКАТОР РАВЕНСТВА ПОСЛЕДОВАТЕЛЪНЫХ
КОДОВ
Изобретение относится к области автоматики и вычислительной техники и может использоваться, в частности для регистрации момента равенства изменяющегося кода с зарапес заданной кодовой комбинацией.
Известен индикатор равенства последовательных кодов, содержащий элемент несов-!!аден!!!!, »а входы которого подаются сравниваемые кодовые комбинации.
Недостатком известного устройства явля- 10 ется ограниченная область применения, поскольку оно осуществляет последовательное сравнение одноименных разрядов двух кодов, но не кодов в целом.
Цель изобретения — расширить область применения индикатора равенства последовательных кодов.
Поставленная цель достигается тем, что предлагаемый индикатор содержит элемент
«ИЛИ, элемент задержки и два элемента 20
«Запрет», элемент «ИЛИ» соединен с выходом элемента несовпадения, выход элемента
«ИЛИ» подключен к основному входу первого элемента «Запрет» и к запрещающему входу второго элемента «Запрет», основной вход которого подключен к управляющему входу устройства, соединенному также с запрещающим входом первого элемента «3 апрет ., связанного через элемент задержки со втор»м входом элемента «ИЛИ». 30
Блок-схема предложенного устройства изображена на чертеже.
Устройство содержит элемент несовпадения
1, входы которого соединены с входными клеммами устройства 2 и 3. Выход элемента несовпяде!гия 1 через элемент «ИЛИ» 4 подключен к последовательному соединению элемента «Запрет» 5 н элемента задержки 6, выход которого соединен со вторым входом элемента «ИЛИ» 4. Кроме того, выход элемента
«ИЛИ» 4 связан с запрещающим входом второго элемента «Запрет» 7, основной вход которого подключен к управляющему входу устройства 8, соединенному также с запрещающим входом первого элемента «Запрет» 5. Ня управля!ощлй вход устройства 8 подаются сигналы от дат ника л-го тактового импульса, где и -- число разрядов контролируемого кода.
Предлагаемое устройство работает следующ!!м образом.
Обе кодовые комбинации сравниваются поразрядно элсмеп-ом несовпадения 1. Сравнение начинается с младших разрядов. В случае хотя бы одного рассогласования значений одноименных разрядов сравниваемых кодов сигнал несовпаде!шя начинает циркулировать ь динамической цепочке, состоящей из эле414590
Предмет изобрстения
Составитель Ю. Розенталь
Техред Л. Куклина
Редактор В. Фельдман
Корректор М. Лейзерман
Заказ 1634, 3 Изд. ¹ 515 Тираж 624 Подписное
Ц!-!ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 5К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
Ъ д ментов «ИЛИ» 4, элемента «Запрет» 5 и элемента задержки 6. Эта циркуляция продолжается до последнего а-го такта. На последнем такте хранящийся в динамической цепочке сигнал несовпадения запрещает прохождение n-ro импульса с управляющего входа 8 через элемент «Запрет» 7. В то же время г-й импульс, поступая на элемент «Запрет» 5, разрывает циклическую обратную связь динамической цепочки; благодаря этому циркуляция сигнала несовпадения прекращается, и схема готова к последующему и-тактному циклу сравнения.
Если же ни на одном из тактов рассогласования кодов не было, то и-й импульс проходит на выход элемента «Запрет» 7, фиксируя этим факт равенства кодов.
Индикатор равенства последовательных кодов, содержащий элемент несовпадения, подБ ключенный к входным клеммам устройства, отличающийся тем, что, с целью расширения области применения, он содержит элемент «ИЛ1Л», элемент задержки и два элемента «ЗАПРЕТ», элемент «ИЛИ» соединен с
1О выходом элемента несовпадения, выход элемента «ИЛИ» подключен к основному входу первого элемента «ЗАПРЕТ» и к запрещающему входу второго элемента «ЗАПРЕТ», основной вход которого подключен к управляю15 щему входу устройства, соединенному также с запрещающим входом первого элемента
«ЗАПРЕТ», связанного через элемент задержки со вторым входом элемента «ИЛИ».