Патент ссср 416869

 

h„

869

ОП ИСАН

ИЗОБРЕТЕ

К . АВТОРСКОМУ СВИДЕ

Союз Соввтских

Сэциалистичвсних

Рвспубаиы

Зависимое от авт: свидетельства

Заявлено 21.IV.1972 (№ 1776752

Н 03k 17 62 с присоединением заявки №

Приоритет

Опубликовано 25.11.1974. Бюллет

Дата опубликования описания 24

Государственный комитет

Совета министров СССР ао делам изобретений и открытий

81.325.63

088.8) Автор изобретенья

И. С. Те тел ьб ау м

Киевский ордена Ленина политехнический институт имени 50-летия

Великой Октябрьской социалистической революции

Заявитель

ШИФРАТОР

Изобретение относится к цифровой вычислительной технике.

Известный шифратор, содержащий входные шины, диодную матрицу и шины считывания и установки исходного положения, характеризуется узкими функциональными возможностями и низкой надежностью работы.

Цель изобретения — расширение функциональных возможностей устройства и повышение надежности его работы. 10

Это достигается тем, что в шифраторе дополнительно установлены трехфазные тригге- ры, схемы совпадения и задержки, коммутирующие элементы и схема разделения.

На чертеже представлена схема предлагае- 15 мого шифратора с восемь|о входами.

Шифратор включает в себя схемы 1 — 8 совпадения, выходы которых соединены со входами схемы 9 разделения. Первые входы схем 1 — 8 совпадения соединены с соответ- 20 ствующими входными шинами 10 — 17, а вторые входы — с выходными шинами 18 — 25 диодной матрицы 26. Ко входным шинам диодной матрицы подключены вторые и третьи выходы трехфазных триггеров 27 — 29. Пер- 25 вые входы всех трехфазных триггеров объединены в шину 30 установки исходного положения. Вторые входы триггеров 27 — 29 при помощи коммутирующих элементов 31 — 33 соединены с шиной 34 сигнала считывания через 30 схемы 35 — 37 задержки, причем время задержки этих схем равно О, 2т и 4т, где т— время перехода триггера из одного устойчивого состояния в другое. В общем случае для и-ro триггера время задержки равно (n — 1) .2т.

К третьим входам триггеров 27 — 29 через коммутирующие элементы 31 — 33 подключены выходы соответствующих схем 38 — 40 совпадения. Эти схемы имеют по два входа, одHH из которых объединены и соединены с инBepcHbDI выходом схемы 9 разделения, а другие через линии 41 — 43 задержки соединены с соответствующими вторыми входами триггеров. Величина задержки линий 41 — 43 равна т. В качестве схем 35 — 37 и 41 — 43 задержки может быть использован распределитель импульсов.

Каждый триггер 27 — 29 имеет три устойчивых состояния, в каждом из которых на одном выходе триггера поддерживается запрещающий потенциал, а на остальных — разрешающие. При подаче разрешающего потенциала на один из входов триггера на соответствующем выходе триггера установится запрещающий потенциал.

В исходном положении после подачи сигнала начальной установки на шину 30 запрещающие потенциалы установятся на первых выходах триггеров, пе соединенных с диодной

416869. 5

60 матрицей. На всех остальных выходах триггеров, соединенных с диодной матрицей, устаИОВя . ся разрешающие потенциалы. Поэтому на всех выходных шинах 18 — 25 матрицы 26 будут разрешающие потенциалы.

Предположим, что на входах 12 и 16 имеются одновременно сигналы. При этом .на выходах схем 3 и 7 совпадения будут сигналы, которые поступа от на разделительную схему 9. Для шифровки на вход 34 поступает сигнал считывания, который устанавливает на среднем выходе триггера 27 запрещающий потенциал. На выходах 22 — 25 диодной матрицы 26 исчезнет разрешающий потенциал и поэтому исчезнет разрешающий потенциал на выходе схемы 7, Через схему 41 со временем задержки сигнал считывания поступит на вход схемы

38 совпадения. Однако на втором входе этой схемы совпадения имеется запрещающий потенциал с инверсного выхода схемы 9. Через время 2т сигнал считывания со схемы 36 поступит на второй вход триггера 28. На среднем выходе триггера 28 установится запрещающии потенциал. Следовательно, появится запрещающий потенциал на выходах всех шин диодной матрицы, соединенных с этим выходом триггера. Запрещающий потенциал будет на шине 20.

1ак как,на втором входе схемы 3 совпадения появится запрещающий потенциал, то .на выходе также установится запрещающий потенциал, а .на инверсном, выходе схемы 9 разделения появится разрешающий потенциал.

Через время 3т с момента подачи сигнала считывания на шину 34 через схему 42 на вход схемы 39 совпадения поступит сигнал. Так .как оба входа схемы 39 имеют разрешающий потенциал, то на Выходе этои схемы .пояВится сигнал, которыи установит его в новое состояние. Тепгрь .на втором, выходе этого триггера появится разрешающий потенциал, а на третьем — запрещающий. При этом на шинах

20, 21 появятся разрешающие потенциалы, а на выходах диодной матрицы 18, 19 — запрещающие потенциалы, Вновь на выходе схемы

3 совпадения появится разрешающий потенциал, а на инверсном выходе схемы 9 — запрещающий потенциал.

Через время 4т сигнал с выхода схемы 37 поступит,на второй вход триггера 29. На втором выходе триггера 29 установится запрещающий потенциал и, следовательно, установится запрещающий потенциал на выходе

21 диодной матрицы 26 (выходы 18, 19, 22—

25 уже име1от запрещающие потенциалы).

При этом сохранится сигнал на Выходе схемы 3, а сигнал на инверсном выходе схемы 9 будет отсутствовать и, следовательно, триггер

29 не изменит больше своего состояния. Полученное состояние триггеров будет 101, 110, 101, а вторые выходы:рнггеров имеют состояния 010, что соответствует коду 2 шины 12.

Аналогичным Образом работает шифратор

H3 ВходоВ. В этом cлучае необходимо

Порп) вц трехфазных триггеров (индекс бц у квадратных скобок одначае-,, что берется ближайшее большее целое число к величин, находящейся .в скобках) .

Таким образом, из двух или более входных сигналов определяется истинное значение сигнала, соответству ощего минимальному коду. Для определения сигнала, соответствующего максимальному коду, необходимо поменять полюсы второго и тре-,ьего входов всех триггеров. Это легко осу,ес Вить с помощью логических коммутирующих схем 31—

33.

Следовательно, наличие коммутирующих элементов расширяет функциональи .е возможности, и устройство может опред лять коды двух сигналов, поступающих одновременно, или из множества входных сигналов, поступающих одновременно, опредеЛ;ть сигналы, соответствующие максимальному и минимальному кодам, т. е. являться индикатором экстремальных кодов.

Предмет изобретения

Шифратор, содержащий входные шины, диодную матрицу и шины считывания и установки исходного положения, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей и повышения надежности работы, в нем дополнительно установлены трехфазные триггеры, схемы совпадения и задержки, коммутирующие элементы и схемы разделения, причем вторые и третьи выходы трехфазных триггеров подключены к входным шинам диодной матрицы, первые входы трехфазных триггеров объединены и подключены к шине установки исходного положения, вторые входы этих триггеров через коммутирующие элементы и одни схемы задержки подключены к шине считывания, третьи входы трехфазных триггеров через коммутирующие элементы подсоединены к выходам одних схем совпадения, первые входы которых через другие схемы задержки соединены со вторыми входами трехфазных триггеров, а вторые входы одних схем совпадения объединены и соединены с инверсным выходом схемы разделения, Входы которой подключены к выходам других схем совпадения, первые входы которых подсоединены к входным шинам, а вторые входы соединены с выходными шинами диодной матрицы.

416869!

10 о — --

11

O=1 !

Со, -,àâè.àëü H. Дуброве«ая! зедактор А. Батгягни Текред Г. Васильева Корректор М. Лсйзерман

Заказ 1453, !3 Изд. М 503 Тирагк 5 : Подписное

Ц1-1ИИГ1И Государственного ком;:;;ë Совета . 1ииистроз СССР по делам изобрегеиий и откргятиб

Москва, ж 35, Раушская наб., д. 4,5

Типография, п-,. C=-иунова, 2

7Р

8 (1

1 и