Запоминающее устройство на мдп-транзисторах

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ р 421045

Союз Советский

Социалистический

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 03.05.72 (21) 1783850 18-24 с присоединением заявки (32) Приоритет

Опубликовано 25.03.74. Вюллетеиь М 11

Дата опубликования описания 26.08.74 (51) М. 1<л, 6 11с 11.40

Государственный камятез

Совета Министров СССР оо делам изобретений и открытий (53) Ъ Д1 681.327.025 (088.8) (72) Авторы изобретения П. П. Андрейцев, Ю. Ю. Доценко, Д. С. Воронцов и М. Г. Грызлов (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МДП-ТРАНЗИСТОРАХ

Изобретение относится к вычислительной технике и может быть применено в специализированных вычислительных устройствах в качестве оперативного или буферного запоминающего устройства.

Известно запоминающее устройство иа

МДП-транзисторах, содержащее матрицу на

МДП-транзисторах, схему управления, соединенную с формирователями сигналов выборки и с формирователями сигналов записи, транзисторные дифференциальные усилители, ключи считывания, подключенные к выходам дифференциальных усилителей.

Известное устройство имеет малое быстродействие.

Предлагаемое устройство отличается от известного тем. что для повышения быстродействия в него введены насыщенные транзисторные ключи, выходы которых подключены к входам дифференциальных усилителей через базовые резисторы, а входы — к выходу схемы управления, разрядные шины матрицы подключены к первым входам диффереHöèàëüHûx усилителей и через дополнительные диоды— к формирователям сигналов записи, выходы которых через диоды подключены к вторым входам дифференциальных усилителей.

На чертеже изображена функциональная схема предлагаемого запоминающего устройства.

Устройство содержит матрицу памяти 1, соединенную словарными шинами с формирователями 2 сигналов выборки, которые соединены со схемой поправления 3. Разрядные шины

5 матрицы подключены к первым входам дифференциальных усилителей 4 и через дополнительные диоды 5 — к формирователям 6 сигналов записи. вы. оды которых через диоды подключены к вторым входам усилителей 4.

10 Выходы диффсреициальных усилителей соединены с ключами считывания 7. Через токозадающие резисторы 8 схема управления 3 соединена с насыщенными транзисторными ключами 9, выходы которых подключены к

15 входам дифференциальных усилителей 4 через базовые резисторы 10.

Устройство работает следующим образом.

Формирователь сип|алог, выборки 2 в режиме записи формирует íà словарных шинах

20 импульсы напряжения перепадом от -+6 в до — 6 — 8 ь, а формирователь 6, включаемый сигналом со схемы управления 3 создает иа разрядны: шинах импульсы положительной полярности +6 в при записи «1» или нулевой

25 потенциал при записи «О» — в соответствии с записанным кодом. Сигналы записи «1» подаются через один из диодов 5 на разрядную шину, а следовательно, и на первый вход уси лителя 4 и через другой диод — H;1 второй его

30 вход. При этом персгрузки усилителя 4 не

421045

11рсдмст изобретения

"читанный кЫ

Составитель P. Яворовская

Техрсд Л. Богданова Короектор И Торкина

Редактор T. Иванова

Заказ 2108/17 Изд.. и 636 Тираж 591 Подписное

ЦНИИПИ Государсгвен ого комитета Совета Министров СССР по делам изобретений и открытий

Москва, )K-35, Раушская наб., д. 4j5

Тип огра фи я, и р. С а пу но в а, 2 происходит, так как диффсренциальпый усилитель подавляет синфазный сигнал. Одновременно сигнал «Строб записи» со схемы управления 3, подаваемый через резистор 8, запирает ключ 9. B результате этого резко увсличивается входное сопротивление усилителя 4, что приводит к снижению величины тока, необходимого для создания на разрядных шинах сигнала записи «1».

По окончании сигнала записи «1» транзисторный ключ 9 вводится в насыщение, понижая входное сопротивление усилителя 4, что позволяет быстро разрядиться паразитной емкости разрядной шины.

При считывании сигнал по разрядным шинам подается на первые входы дифференциальных усилителей. Прохождсни;о сигнала в другие цепи препятствуют развязывающпе диоды 5. Для того чтобы на выходе устройства сигналы появлялись только в соотвстствии со считанной информацией, сигналы с усилителей 4 подаются через ключи 7, стробпрусмые в моменты считывания.

3a»o ппающее устропство на МДП-транзисторах, содер.кащее матрицу на МППтранзисторах, схему управления, соединенную с формирователями сигналов выборки и с формирователями сигналов записи, транзисторные дифференциальные усилители, к:почи считывания, подключенные к выходам диффе10 рснциальных усилителей, о т л и ч а ю щ е с с я тем, что, с целью повышения быстродействия, в устройство введены насыщенные транзисторные ключи, выходы которых подключены к входам дифференциальных усилителей через

ls базовые резисторы, а входы — к выходу схемы управления, разрядные шины матрицы подключены к первым входам дифференциальных усилителей и через дополнительные диоды — к формирователям сигналов записи, выходы которых через диоды подкл1очены к вторым входам дифференциальных усилителей.